datasheet

isp1032E在高精度数据采集系统中的应用

2012-07-02来源: elecfans关键字:高精度数据采集  isp1032E
   

 引言

  isp在系统可编程技术是相对于以往可编程器件(PLD)实现逻辑设计时必须有专用的烧录器而言的,它不需要将isp器件拆上拆下即可实现对所需电路逻辑设计的反复设计和编程。这样就给系统设计研发、电路板调试和升级维护带来了极大的方便,从而缩短了系统的研发周期,实现了硬件电路的软件化设计。

  相对于常用的PLD器件,isp器件具有体积小、容量大、编程方便、便于在线调试等优点,可实现较大规模的电路设计,且可实现编程加密。尤其在输入输出管脚众多的情况下,可以大大优化系统设计、节省系统空间。而相对于FPGA器件而言,isp器件的容量要小些,但其片内的逻辑一经加载就不会因掉电而再丢失。若要改变逻辑,只需通过下载电缆重新加载即可,而无需片外扩展EPROM存储电路的结构数据,因而电路实现更为方便简单。其实,这对于一般没有过于复杂的逻辑计算的电路设计,其容量一般已经足够。下面以

  Lattice公司的isp1032E为例,介绍isp器件在高精度数据采集系统中的应用技术。

  2 isp1032E器件介绍

  2.1 isp1032E的内部结构和时序模型

  isp1032E的内部结构如图1所示。该器件有6000个门单元逻辑,192个寄存器单元,64个通用I/O,8个专用输入管脚,4个专用时钟输入,一个可提供上述各部分内部互连的集中连接池GRP。isp1032E的基本逻辑单元是万能逻辑块GLB,共32个,分别标定为A0~D7。每个GLB单元对应于18个输入单元、1个与或非逻辑阵列、4个输出单元。GLB的输入单元来自于GRP和专用输入;所有的输出单元都需进入GRP,以便于连接到其他的输入单元。

  isp1032E的内部时序模型如图2所示。其中GOE0、GOE1为所有I/O单元的输出使能管脚。该管脚也可作为专用输入管脚来用。外部专用时钟输入管脚Y0与所有GLB单元的一个时钟输入脚相连;Y1进入时钟分配网络后可选择控制任何一个GLB单元的时钟输入;Y2进入时钟分配网络后可选择与任何一个GLB单元或I/O单元相连;Y3进入时钟分配网络后可选择与任何一个I/O单元相连。RESETj键可用于将所有的GLB单元或I/O寄存器单元复位。


图1


图2

  2.2系统逻辑加载的硬件实现

  在通过硬件加载系统逻辑时,首先用Lattice公司的专用编译软件ispDesignExpert生成所需的JED熔丝图文件,再通过专用下载软件ispVMSystem中的is-pDCD(ispDaisyChainDownload)将该JED熔丝图文件转换成isp流的形式,以便于利用PC机并口将所要生成的逻辑通过下载电缆烧录到相应的isp器件中。


图3

  isp设备下载电缆的编程接口协议采用的是Lattice ISP协议或ispJTAG协议标准。ispLSI1000/E和2000系列、以及ispGDS和ispGAL系列都只能通过Lattice ISP接口来进行编程;而ispLSI2000V系列只能采用ispJTAG标准进行编程;其余的ispGDX、ispLSI3000和6000系列均可采用上述两种协议。

  通过下载电缆实现上述过程的原理图如图3所示。需要特别注意的是:图中ispEN信号与地之间必须加入0.01μF的滤波电容,而且该电容与ISPEN脚的距离越近越好。这是因为在下载程序期间,is-pEN信号为低电平有效,这样就很容易受干扰而淹没本身很弱的有效信号。
 

3 软件流程

  该数据采集系统的软件设计流程如图4所示。通常在设计软件时,图形输入方法与硬件语言描述方法有各自的优点。图形输入法比较简单明了,便于调试;而硬件描述语言在书写复杂电路设计中具有较大的优势。实际上,混合输入法兼有上面两种方法的优点,因而具有广泛的应用。[page]

 

   

  4 在数据采集中的应用


图4

  4.1工程背景

  现代测试系统的一个共同特点是高速、高精度和多参数综合测试。在背板式发动机参数综合测试系统中,应变、压阻、热电阻传感器以及热电耦信号的调理输出都需要做高精度的采集与处理。为实现高精度的性能指标,充分发挥DSP速度快,运算功能强大的优势,笔者设计了以DSP为核心的处理器、以isp译码控制电路为核心的控制单元和多路模拟开关选择电路、程控放大电路以及程控模拟滤波电路、高精度ADC模数转换电路、DAC调零与自标定电路等组成的高精度数据采集板。该测试系统对内可以实现高精度的数据采集,对外可以通过isp译码控制经仪器总线与其它仪器板卡或互联设备进行数据通信。

  4.2 系统的总体结构

  图5是该高精度数据采集系统的总体结构。

  系统中的ADC选用CRYSTAL公司的24位串行双通道输出模数转换器CS5397来实现高精度的数据采集。为了检测模拟通道的功能,通道输入信号可切换至内部的DAC调零与自标定电路,以便用DAC调零与自标定电路产生特定的直流与交流信号来作为标定信号此标定信号可用于标定通道的增益与零偏,并提高系统精度。为了实现理想的幅频特性,系统采用了前端模拟滤波和后端DSP数字滤波相结合的工作方式。

  4.3 应用结果

  DAC调零与自标定电路部分的isp译码控制电路(原理图方式)如图6所示。在该程序成功烧录到isp芯片后,可以通过isp地址译码来控制DAC(DAC7614)串行输入数据和输入时钟的开或关,并根据该DAC的工作特性输出所需的、用于调零与自标定的模拟电压值。


图5


图6

  在电路设计中,由于用到的锁存器数目繁多,而有可能造成系统资源的不足(锁存器数目不足),所以,系统专门设计有D触发器电路以解决D触发器资源不足的问题。其原理图如图7所示。

  5 小结

  isp在系统可编程技术及其相应的器件ispLSI是Lattice公司1992年首创的。其先进的思想和灵活的在系统可编程方式极大的冲击了传统的数字电路设计,从而为数字电路设计带来了一场技术革命。

  1999年11月,Lattice公司又推出了在系统可编程模拟电路ispPAC(In-System Programmability Pro-grammable Analog Circuits),从此揭开了模拟电路开发及研究的新篇章。虽然与ALTERA公司和XILINX公司相比,Lattice公司的开发工具要略逊一筹,但该公司在中小规模PLD的开发上非常有特色。特别是在99年收购了Vantis(原AMD子公司)后,Lattice公司已成为世界第三大可编程逻辑器件供应商。


关键字:高精度数据采集  isp1032E

编辑:北极风 引用地址:http://news.eeworld.com.cn/FPGA/2012/0702/article_3028.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:CPLD的PLC背板总线协议接口芯片的设计方案
下一篇:在便携式应用中,利用零功耗CPLD来降低系统总成本

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

基于FPGA和USB2.0的高精度数据采集系统设计

  现代电子侦查技术要求能够对外部模拟信号进行精确提取和分析,从而对数据采集的精度提出了很高的要求,本文提出了一种以FPGA 作为主控制器的高精度500M 数据采集系统设计方法,详细地阐述了各硬件平台的具体构成。最后利用QUARTUS 内部的嵌入式逻辑分析仪(SignalTap ii)可以观察到被采集到的信号并且对数据的有效位数及性能进行简略分析。   0 引言   随着数字通信技术的逐步发展,高速数据采集系统已经逐步取代传统的数据采集系统,其广泛应用在众多场合。新一代可编程逻辑器件FPGA 都拥有较多的IO 端口以及强大的数据处理能力,这也为高速高精度数据采集系统的研发提供了基础条件。   1 工作原理   本文设计
发表于 2016-10-11

用于高精度数据采集系统的 36V 输入、低输出噪声、5A μModule 稳压器

引言     具有高数据速率 FPGA I/O 通道和高位数数据转换器的应用对于电源有着诸多严格的要求,低输出噪声、快速瞬态响应和高效率只不过是其中的几个。电源设计人员面临的难题是怎样用尽可能少的组件来满足所有这些要求,因为没有单一拓扑能轻而易举地同时满足上述三项要求。     例如,高性能线性稳压器虽能实现所需的低输出噪声和快速瞬态响应,但其功率耗散往往高于开关拓扑,因而会产生热问题。而另一方面,开关稳压器尽管通常比线性稳压器的工作效率高且运行温度较低,但其会显著地产生更多输出噪声,而且对于瞬变的响应也没有那么快。电源设计师常常采取把这两种拓扑组合起来使用的方法
发表于 2014-01-21
用于高精度数据采集系统的 36V 输入、低输出噪声、5A μModule 稳压器

基于FPGA 和USB2.0 的高精度数据采集系统设计

  0 引言   随着数字通信技术的逐步发展,高速数据采集系统已经逐步取代传统的数据采集系统,其广泛应用在众多场合。新一代可编程逻辑器件FPGA 都拥有较多的IO 端口以及强大的数据处理能力,这也为高速高精度数据采集系统的研发提供了基础条件。   1 工作原理   本文设计的数据采集卡硬件原理框图1 如下所示。   如图1 所示,前端模拟电路将外界的模拟信号转化成为ADC能够接收到的数据格式;高速时钟电路提供500MHz 的高速时钟,ADC 在此时钟作用下,进行ADC 变换。在整个数据采集卡中,FPGA 是进行采集控制,以及数据接收的核心。FPGA 按照1 :4 的比率对将接收到的500MHz 的LVDS 差分数据流进行分流
发表于 2013-07-31

基于MAX197的高精度数据采集系统

。 1.2.2 外部采集模式 用两个独立的写脉冲控制捕获和转换的开始。 第一脉冲,与ACQMOD=1一起,开始一个不确定长度的捕获间隔; 第二个写脉冲与ACQMOD=0一起终止捕获并在写脉冲的上升沿开启一次转换。然而,如果第二个控制字包含ACQMOD=1,一个不确定的捕获间隔时问将被重新触发。外部采集模式可以更加精确地控制采样间隔,并可独立控制捕获和转换时间。 1.3 MAX197的控制字 MAX197有8位控制字,分别控制着此芯片的工作模式、捕获方式、量程选择、模拟输入通道选择,其具体定义如表1所示: 2 高精度数据采集系统的硬件及软件实现 2.1 高精度数据采集系统的硬件电路 本系统使用51系列单片机中性能较为优越
发表于 2013-06-14
基于MAX197的高精度数据采集系统

基于ADS1158和DSP的高精度数据采集系统设计

0 引言    ADS1158是美国TI公司生产的多通道(16单端或8差分)、高精度(16位)、高速(扫描速度为1.8~23.7 KSPS)的高性能模/数转换芯片。ADS1258与ADS1158具有同样的功能,更高的精度(24位),同样的封装和引脚定义,使得硬件系统能够以最简单的方式从16位升级到24位系统。Microchip公司的数字信号控制器dsPIC30F4011为16位DSP,具有DSP的高速运算能力,保证了微处理器能够对ADS1158的数据读取进行快速的响应,同时完成数据处理与通信功能。    本方案较为详细的介绍了以这两种芯片为基础构建的模拟量数据采集
发表于 2013-05-10
基于ADS1158和DSP的高精度数据采集系统设计

利用串口与并口实现51单片机的在线编程

的单片机状态,如某一特定引脚的电平变化,或是串口接收到特定的字符以确定是否要进入在线编程模式。在执行以下程序后,MTV230可以进入在线编程模式[1]:① 清看门狗,以防止在编程期间单片机被复位;② 单片机的在线编程模式是在空闲状态(idle)下进行的,所以要关闭所有中断,防止单片机被唤醒;③ 由于MTV230在线编程时是作为I2C的从设备,因而要配置单片机的I2C从地址;④ 向ISPEN写入0x93,使能在线编程功能;⑤ 进入51的空闲模式,在线编程开始。具体程序如下:WDT=0; //1IE=0; //2ISPSLV=0x7C; //3ISPEN=0x93; //4PCON=0x01; //5   以上程序中1~5与上述说明对应
发表于 2011-12-30
利用串口与并口实现51单片机的在线编程

小广播

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2019 EEWORLD.com.cn, Inc. All rights reserved