小科普—什么是eFPGA

2019-01-21来源: 老石谈芯关键字:eFPGA

eFPGA,全称为嵌入式FPGA(Embedded FPGA),顾名思义是将类似于FPGA的可编程逻辑阵列“嵌入”到ASIC或SoC中在本文中,作者收集整理了几个关于eFPGA的常见迷思,以及对应的解答和讨论,谨供各位读者参考。


image.png

eFPGA性能指标相关的迷思


  1. eFPGA的工作频率能否达到我的设计要求?


和ASIC相比,绝大多数的FPGA设计都无法达到同样的运行频率。其实,FPGA并非以高时钟频率取胜,FPGA的高性能主要是通过极高的硬件并行处理能力、深度流水线、以及高位宽总线等方式取得。

 

嵌入式FPGA,即eFPGA的本质也是可编程逻辑阵列,因此单就运行频率而言并不能和ASIC相比。

 

不过,业界和学术界也在不断研究如何突破FPGA的频率限制,例如,英特尔在新一代的高端FPGA产品Stratix10中采用了HyperFlex架构,如下图所示,在可编程逻辑单元之间引入了多个寄存器阵列,可以将FPGA的运行速度增加1.5~2倍。

image.png

 

作者对FPGA进行简单的“超频”操作就可以极大提高FPGA的性能,代价仅仅是出现概率极小的精度损耗。

 

2. eFPGA的功耗会不会太大?


这个问题的答案应该是否定的。不仅如此,eFPGA的功率密度通常远低于FPGA,或者ASIC与SoC上的其他IP。

 

对于传统的FPGA而言,它主要的“功耗大户”之一是FPGA的可编程I/O部分。而eFPGA直接通过芯片上总线与ASIC的其他IP相连,直接去掉了原FPGA的I/O部分,从而将削减了大部分功耗。

 

另一方面,如上一个问题提到的,eFPGA的频率远低于ASIC或SoC上的其他IP,使得eFPGA的动态功耗相对较低。

 

3. eFPGA能否为我的设计提供足够的带宽?


同样的,对于传统FPGA设计而言,系统性能很多时候直接受到FPGA芯片的I/O引脚数量的限制。特别是对于很多通信、网络、高性能运算的应用而言,需要FPGA芯片提供大量高性能SerDes收发器以及通用I/O引脚,以便于外部系统进行数据交换和传输,而这通常受到芯片封装技术的限制。

 

与此相比,eFPGA没有引脚数量限制,因为它本质上就是集成在ASIC里的IP核。因此与FPGA相比,eFPGA与ASIC或SoC的通信带宽可以提升10倍以上。事实上,这也是eFPGA产生和使用的主要推动因素之一。

 

eFPGA不需要芯片与芯片间的连接,而是直接通过芯片上不同IP的连接进行通信,极大提升了通信带宽,并减少了通信延时,见下图。

image.png

 

4. 使用eFPGA会导致芯片面积过大?

 

ASIC或SoC工程师在第一次看到FPGA时通常会被FPGA芯片的大小吓到,因为通常FPGA芯片实在是太大了。可以看下图,感受一下FPGA与英特尔Atom通用处理器芯片大小的对比。

image.png

 

通常来讲,FPGA的主要芯片面积一半是可编程逻辑单元,另一半则是可编程的I/O及相关电路。可编程I/O是FPGA安身立命的法宝之一,它使得FPGA可以与包括微处理器、ASIC、存储器、以及其他FPGA在内的几乎其他任何芯片或系统相互通信。这也是为什么可编程I/O部分的芯片面积为何如此之大的原因。

 

与FPGA相比,eFPGA不需要实现可编程的I/O部分,因为与eFPGA相互通信的ASIC IP在设计时就已固定。当去掉了可编程I/O部分之后,对于同等逻辑密度的FPGA而言,eFPGA的芯片面积会极大缩减。

 

5. 使用eFPGA的成本会很高?

 

作者对成本方面的问题并不了解,但是,eFPGA的主要提供商之一,Achronix公司的市场部副总裁Steve Mensor称:使用eFPGA的成本“并不会比其他IP更贵”。

 

作者认为,使用成本应该从两个角度来看。第一是用户直接付出的金钱成本,即购买芯片或IP付出的金钱。另一个则是所购买的IP能提供的功能多样性,即实现某种功能所分摊的成本。对于FPGA或eFPGA而言,它们最强大的功能是可以实现不同的用户逻辑,并且在芯片流片后还能进行功能逻辑的修改,因此能大幅降低SoC和ASIC的开发风险,并提高设计的灵活性。

 

eFPGA开发相关的迷思

 

1. eFPGA的开发流程与传统ASIC或SoC的开发流程差别太大?

 

eFPGA的流程与传统FPGA、ASIC或SoC的开发流程并无二致,总结起来都是逻辑综合、布局布线、时序优化等。和FPGA相同,eFPGA开发完成后也会生成一个二进制配置文件(bitstream),用来对可编程逻辑进行配置。包含eFPGA的SoC开发流程如下图所示。


image.png


与其说与ASIC或SoC的开发流程不同,不如说是开发工具有很大差别,这样就引出了下一个问题。

 

 2. eFPGA的开发工具尚不成熟?

 

不管是对于FPGA设计,还是ASIC或SoC设计,开发工具一直是体现一个公司综合实力的精髓所在。

 

芯片开发工具可以大致分成两个层次,一个是用来设计芯片本身,主要是各大EDA公司如Cadence和Synopsys的软件套件,涵盖了芯片设计的各个阶段。另一个则是用来开发芯片应用的软件,例如用于FPGA开发的英特尔FPGA的Quartus Prime和Xilinx的Vivado等,这些软件决定了FPGA是否便于用户使用,因此是这些公司真正的“皇冠上的明珠”。

 

作为eFPGA厂商而言,提供便于使用且性能稳定的开发工具是必不可少的。这需要长期的技术积累,以及广泛的用户体验与反馈。作者相信,对eFPGA开发工具的研发,会是这些eFPGA厂商的重中之重。

 

3. eFPGA的开发难度太大?

 

在生产方面,eFPGA的开发和集成需要eFPGA厂商、ASIC或SoC集成商、以及晶圆代工厂紧密配合,保证在不同工艺节点eFPGA都能有效整合。然而,对于单纯的逻辑开发难度与周期而言,eFPGA与其他数字电路IP并无本质区别。

 

在eFPGA的配置和调试方面,也与传统FPGA没有太多区别。通过开发工具产生的eFPGA配置文件可以通过jtag或者flash等方式,对eFPGA进行功能配置。

 

结语


eFPGA作为一种存在许久的设计理念,在近年逐渐重新获得人们的关注。这主要是由于eFPGA能够提供更优的系统性能与更低的芯片功耗,因此被逐渐用于5G、机器学习加速器等诸多新兴领域。

 

eFPGA与FPGA二者同属可编程逻辑阵列,有着共同的架构和性能特点,但又有着不同的优势和缺点。作者认为,与其说eFPGA会替代FPGA,不如说eFPGA是FPGA的有力补充。相信在大数据和人工智能时代,这些可编程逻辑芯片一定会有着更加广阔的应用。


关键字:eFPGA

编辑:muyan 引用地址:http://news.eeworld.com.cn/FPGA/2019/ic-news01213830.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:莱迪思半导体任命Sherri Luther为首席财务官
下一篇:英特尔支持 400G 以太网部署的58Gbps FPGA 收发器开始量产

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

Efinix® 携手三星,共同开发10纳米硅工艺的Quantum™ eFPGA

可编程产品平台和技术创新企业 Efinix® 和三星电子今天联合宣布合作关系,双方将采用三星的 10纳米 硅工艺共同开发 Quantum eFPGA技术。 Efinix 联合创办人、总裁兼首席执行官张少逸 (Sammy Cheung) 说:“从40纳米制程的 Trion™ T20 FPGA到 10纳米制程的Quantum eFPGA 是一次重巨大的进展。凭借我们Quantum 的架构与它对硅工艺制程方面不受影响的优势,以及三星存储器事业部的巨大支持,我们达到了(PDK) 到(GDS) 的演进。通过Quantum功率-性能-面积的优势, 与三星业内领先的硅片制造技术,这次合作关系将为
发表于 2019-05-09

eFPGA将解决5G基站难题

。在这种情况下,使用更高带宽、更低延迟和更低功耗的接口将CPU SoC芯片与后备硬件加速FPGA芯片连接起来。支持与RF前端的前传连接的FPGA器件在该示例中不是封装集成的,但实际上,如果有足够的资源,它可以是与硬件加速chiplet相同的chiplet器件。 图3:基于Chiplet的方法可实现更高的集成度 封装集成的两种主要技术和方案是使用硅中介层或有机基板和某种形式的超短距离(USR)收发器。 完全集成的5G架构 最后,图4显示了此处考虑的最终、最高集成度的基带架构。该方法包括与先前相同的处理元件,具有相同的功能,但嵌入式FPGA(eFPGA)集成在了芯片内。 图4:采用单片集成的异构多核
发表于 2019-02-18
eFPGA将解决5G基站难题

摩尔定律放缓,eFPGA技术迎来了最好的发展时机

自摩尔定律被提出到现在,它已经伴随着半导体产业走过了半个多世纪,这个规律揭示了信息技术进步的神速,它让人们相信,IC制程技术是可以呈现直线式的发展,通过先进的工艺能让IC产品持续地降低成本,同时提升产品性能。但在今年,这样的想法或许被打破,业界对摩尔定律的怀疑声连绵不断,先是格芯宣布放弃7nm FinFET项目,随后英特尔延缓7nm工艺的研究进程等等,这些动作凸显了企业对行业新的看法。未来几年,摩尔定律是否会真的消失?它是否会改变如今的产业格局?这个不好说,但是放缓的节奏是不可否认的,摩尔定律的变化,给半导体产业带来了很多的不确定性,这也给eFPGA带来了发展机遇。(图片来源于Achronix公司)eFPGA迎来了发展良机对于业界
发表于 2018-12-01

助力机器学习,Achronix推出第四代Speedcore eFPGA IP

Achronix半导体公司近日宣布:即日起推出其第四代嵌入式FPGA产品Speedcore™Gen4 eFPGA IP,以支持客户将FPGA功能集成到他们的SoC之中。现任Achronix Semiconductor公司市场营销副总裁Steve Mensor先生,在北京向与会媒体记者介绍了这一新品。 Steve MensorAchronix半导体公司市场营销副总裁 Speedcore Gen4将性能提高了60%、功耗降低了50%、芯片面积减少65%,同时保留了原有的Speedcore eFPGA IP的功能,即可将可编程硬件加速功能
发表于 2018-11-30
助力机器学习,Achronix推出第四代Speedcore eFPGA IP

Achronix半导体全面对接Speedcore eFPGA技术

该组项目将使研究机构和公司能够使用Achronix高性能Speedcore eFPGA技术快速构建低成本测试芯片            基于现场可编程门阵列(FPGA)的硬件加速器器件和高性能嵌入式FPGA半导体知识产权(eFPGA IP)领导性企业Achronix半导体公司日前宣布:公司推出两个全新的项目,以支持研究机构、联盟和公司能够全面对接Achronix领先Speedcore eFPGA技术。 eFPGA技术正在迅速地成为基于系统级芯片(SoC)的CPU卸载功能中可编程硬件加速单元的必备硅知识产权(IP),已被广泛用于包括人工智能/机器学习(AI
发表于 2018-11-28

小广播

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2019 EEWORLD.com.cn, Inc. All rights reserved