技术文章—2D NoC可实现FPGA内部超高带宽逻辑互连

2020-02-27来源: EEWORLD关键字:2D  NoC

Achronix 最新基于台积电(TSMC)的7nm FinFET工艺的Speedster7t FPGA器件包含了革命性的新型二维片上网络(2D NoC)。2D NoC如同在FPGA可编程逻辑结构上运行的高速公路网络一样,为FPGA外部高速接口和内部可编程逻辑的数据传输提供了超高带宽(~27Tbps)。

 

 

图1  Speedster 7t FPGA结构图

 

NoC使用一系列高速的行和列网络通路在整个FPGA内部分发数据,从而在整个FPGA结构中以水平和垂直方式分发数据流量。NoC中的每一行或每一列都有两个256位的、单向的、行业标准的AXI通道,可以在每个方向上以512Gbps(256bit x 2GHz)的传输速率运行。

 

NoC为FPGA设计提供了几项重要优势,包括:

 

提高设计的性能。

 

减少逻辑资源闲置,在高资源占用设计中降低布局布线拥塞的风险。

 

减小功耗。

 

简化逻辑设计,由NoC去替代传统的逻辑去做高速接口和总线管理。

 

实现真正的模块化设计。

 

本文用一个具体的FPGA设计例子来展现NoC在FPGA内部逻辑互连中发挥的重要作用。本设计主要是实现三重数据加密解密算法(3DES)。该算法是DES加密算法的一种模式,它是对于每个数据块应用三次DES加密算法,通过增加DES的密钥长度增加安全性。

 

在该FPGA设计中,我们将输入输出管脚放在的FPGA上下左右四个方向上。上面管脚进来的数据经过逻辑1进行解密然后通过蓝色的走线送到逻辑2加密以后从下面的管脚送出。左边管脚进来的数据经过逻辑3进行解密然后通过红色的走线送到逻辑4加密以后从右边的管脚送出。如图2 所示。

 

 

图2  3DES设计(没有用NoC)后端布局布线图

 

本设计遇到的问题如下:

 

加密和解密模块中间的连线延时太长,如果不增加流水寄存器(pipeline),设计性能会收到很大限制。但是由于连接总线位宽是256位,增加几级流水寄存器又会占用很多额外的寄存器资源。

 

上下模块之间的连接总线和左右模块之间的连接总线出现了交叉,如果设计再复杂一点有可能会遇到布局布线局部拥塞,会大大增加工具布局布线时间。

 

上面两个问题也是广大FPGA设计者在复杂FPGA设计中或多或少会遇到的问题,导致的原因有可能是设计比较复杂,也有可能是硬件平台的限制,或者设计必须连接不同位置的外围Hard IP导致。

 

NoC的出现让我们上面遇到的问题迎刃而解。NoC为FPGA逻辑内部互连提供了双向288bit的原始数据模式(Raw data mode)。 用户可以通过这288bit的信号进行逻辑直连或者自定义协议互连。

 

 

图3  利用2D NoC进行内部逻辑互连

 

在NoC的每个交叉点上都有两个网络接入点(NAP),用户只要简单地通过例化NAP的原语或者宏定义就可以将自己的逻辑接入到NoC并进行互连。

 

 

图4  网络接入点NAP

 

         

 

图5  例化NAP宏定义示例

 

这样通过在3DES加密和解密模块上分别例化NAP,就可以实现3DES加密和解密模块之间的NoC互连。

 

 

图6  3DES设计(利用NoC)后端布局布线图

 

这样在简化用户设计的同时,设计性能有了很大的提高,从之前的260MHz提高到了750MHz。 图6中可以看到之前逻辑之间大量的连接总线已经看不到,总线的连接都由NoC接管,在后端布局布线图中只能看到绿色时钟走线和白色模块内部的逻辑走线。

 

本文主要想通过这样一个例子给广大FPGA设计者展示如何利用NoC来进行FPGA内部逻辑的互连,从而给广大FPGA设计者提供另一种考虑问题的思路。在传统的FPGA设计中出现了性能无法提升,布局布线拥塞的时候,是否可以考虑利用Achronix新一代的Speedster7t FPGA来简化和加速用户的设计。

 

关键字:2D  NoC 编辑:muyan 引用地址:http://news.eeworld.com.cn/FPGA/ic489764.html 本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:5G时代的FPGA能否鱼跃龙门?
下一篇:技术创新—FPGA运算单元可支持高算力浮点

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

康泰瑞影全新2D超声图像增强软件Rivent让超声图像更清晰
专注于图像分析和人工智能的医疗技术软件公司康泰瑞影(ContextVision)宣布,公司即日发布其第七代2D超声图像增强软件RiventTM。 Rivent提升了超声应用的图像增强能力,并通过强大的处理技术将处理能力提升到新的水平,不仅能保持自然的图像外观,且不会引入伪影。凭借康泰瑞影行业领先的专业知识,Rivent可提供有效的降噪、清晰的组织区分以及更好和更可靠的黑色区域,从而提供前所未有的图像质量。 为了满足不断变化的用户需求和偏好,Rivent针对不同应用领域超声系统开发方面提供了巨大的灵活性、定制可能性和适应性。图像质量可以在近场、远场以及针对分辨率变化(例如线密度)下实现自动优化。 
发表于 2020-06-01
康泰瑞影全新<font color='red'>2D</font>超声图像增强软件Rivent让超声图像更清晰
哥伦比亚大学利用2D材料控制光相位 应用于自动驾驶汽车激光雷达
损耗(电光调制)或很高的电力消耗(热光调制)。不过,美国哥伦比亚大学团队表示,他们发现了一种新方式,可以利用2D材料(超薄、0.8纳米,或人类头发的十万分之一的材料)来控制光相位,而且不会改变其振幅,电力消耗也极低。研究人员表示,只要在无源硅波导上放置该超博材料,就能够像现有的硅相位调制器一样,大幅改变光的相位,而且光损耗和功耗要低得多。众所周知,过渡金属双卤族化合物(TMD)等半导体2D材料的光学特性会随着其激子共振峰(吸收峰)附近的自由载流子注入(掺杂)而发生显著变化。不过,几乎没人知道在远离此类激子共振的电信波长处,掺杂自由载流子对TMD光学性质的影响,在此类激子共振处,材料是透明的,因此可以用于光子电路。哥伦比亚大学团队
发表于 2020-04-07
哥伦比亚大学利用<font color='red'>2D</font>材料控制光相位 应用于自动驾驶汽车激光雷达
谷歌使用AI追踪2D视频中的物体 或可用于自动驾驶汽车物体识别
据外媒报道,近日,谷歌发布了名为Objectron的管道,可以在2D图像中发现物体,并通过AI模型估算其姿态和大小。该公司表示,Objectron对机器人、自动驾驶汽车、图像检索和增强现实技术影响深远,例如,可以帮助工厂车间的机器人实时避开障碍物。(图片来源:ai.googleblog.com)追踪3D物体是一项复杂的工作,特别是当计算资源有限时。当仅有的可用图像为2D时,由于缺乏数据以及物体外观和形状多种多样,这会变得更加困难。为此,Objectron研发团队开发了一种工具,可以使注释器通过分屏视角显示2D视频帧,来标记物体的3D边界框(即矩形边框)。这些3D边界框将叠加在点云数据、摄像头位置和识别到的平面上。注释器在3D视图
发表于 2020-04-02
谷歌使用AI追踪<font color='red'>2D</font>视频中的物体 或可用于自动驾驶汽车物体识别
Stream TV的65寸8K裸眼3D电视机2D、3D影像实时转换
在近期举行的2019年亚洲消费电子展(CES Asia)展会期间,Stream TV Networks, Inc.(以下简称Stream TV)展示了65寸8K裸眼3D电视机,内置8KLCD背光液晶超清屏幕,采用New Seecube 3D光学棱镜技术,结合裸眼3D多视点渲染及视频实时转处理技术,可以几乎不损失亮度和太多分辨率,并可以实现实时转换,将2D或3D影像实时转换为裸眼3D效果。       其实这款裸眼3D电视的显示效果并不是一成不变的,观众可以根据自己实际的观看体验来调节电视的3D景深参数。所谓的景深,通俗来讲就是画面的出屏感,参数越高,观众感受的画面层次感越强,相应的晕眩感
发表于 2019-06-14
微软新专利:不同角度捕获2D图像来生成3D骨架
近日,美国专利商标局公布了微软一项名为“3d Skeletonization Using Truncated Epipolar Lines(利用截平极线的3D骨架化)”的专利。这份发明文件主要描述了利用从不同视点捕获的目标对象二维图像来生成三维骨架的技术。微软指出:“可以从不同的摄像头角度捕获对象的图像。可以在捕获的图像中识别对象的特征关键点。”      微软进一步解释说,可以接收和分析从不同视点描绘目标对象的图像,从而检测目标对象的可识别特征。然后,可以利用截平的极线来关联各个图像中的关键点。      具体来说,关键点的深度信息可用于截平利用关键点创建的极线。相关
发表于 2019-05-17
微软新专利:不同角度捕获<font color='red'>2D</font>图像来生成3<font color='red'>D</font>骨架
片上网络技术的发展及其给高端FPGA带来的优势
网络技术(Network-on-Chip,NoC)在这个时候也得到了极大的应用,它本质上就是提供一种解决芯片内不同IP或者不同核心之间数据传输的片上通信方案。 片上网络技术从发明至今已有20多年的历史,在SoC中已经有了广泛的应用。针对片上网络高带宽、低延迟的特性,主流FPGA公司也开始考虑将NoC用于高端FPGA中来解决数据传输的高带宽需求。Achronix的新一代7nm工艺的Speedster 7t便是最早集成了NoC的高端FPGA之一。如图1所示。  图1  Speedster 7t FPGA结构图 2. 片上互连架构的发展 片上互联架构的发展主要经历了三个阶段:共享总线
发表于 2020-04-30
片上网络技术的发展及其给高端FPGA带来的优势
小广播
夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

换一换 更多 相关热搜器件
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved