MathWorks HDL Verifier 已通过UVM支持, FPGA、ASIC验证将提速

2020-03-02来源: EEWORLD关键字:MathWorks  FPGA

 MathWorks 宣布,HDL Verifier 从现已上市的 Release 2019b 开始提供对 Universal Verification Methodology (UVM) 的支持。HDL Verifier 能够让开发 FPGA 和 ASIC 设计的设计验证工程师直接从 Simulink 模型生成 UVM 组件和测试平台,并在支持 UVM 的仿真器(比如来自 Synopsys、Cadence 和 Mentor 的仿真器)中使用这些组件和测试平台。

 

Wilson Research Group 的一项最近研究发现,48% 的 FPGA 设计项目和 71% 的 ASIC 设计项目依赖 UVM 进行设计验证。通常,算法开发人员和系统架构师在 MATLAB 和 Simulink 中开发新算法内容。然后,设计验证(DV)工程师在为 RTL 测试平台手工编写代码时使用 MATLAB 和 Simulink 模型作为参考,这一过程极其耗时。现在借助 HDL Verifier,DV 工程师可以从已经在 Simulink 中开发的系统级模型自动生成 UVM 组件,如序列或记分板。在为诸如无线通信、嵌入式视觉和控制等应用中使用的 ASIC 和 FPGA 设计而开发测试平台时,此方法可以减少验证工程师所花费的时间。

 

“借助 Simulink,我们在手工编写生产 UVM 测试平台、测试序列和记分板上花费的时间可以减少大约 50%,从而有更多时间专注于突破性创新应用。”Allegro MicroSystems 的 ASIC 开发经理 Khalid Chishti 说,“我们针对汽车应用设计的 ASIC 依赖 UVM 进行生产验证,为这些设备开发算法曾是一项繁琐的任务,而 MATLAB 和 Simulink 对此进行了简化。”

 

image.png


HDL Verifier 增添了一些新功能,例如,从 MATLAB 和 Simulink 中生成 UVM 组件、SystemVerilog 断言和 SystemVerilog DPI 组件,现在可向负责 ASIC 和 FPGA 生产验证的设计验证团队提供更多扩展性支持。这些设计验证团队原本通过在 SystemVerilog 中手工编写代码,进而在 HDL 仿真器中开发严格测试平台,现在,他们能够从现有 MATLAB 和 Simulink 模型直接生成验证组件,并重用这些模型加快创建生产验证环境的速度。

 

“根据 Wilson Research 和 Mentor Graphics 的 2018 年功能验证研究,DV 工程师在开发测试平台中花费在 ASIC 和 FPGA 项目上的时间,大约占他们工作时间的五分之一。”MathWorks 首席 HDL 产品营销经理 Eric Cigan 说,“HDL Verifier 能够从现有 MATLAB 和 Simulink 模型生成 UVM 和 SystemVerilog DPI 组件,不仅可以提高 DV 工程师的生产效率,而且会增进系统架构师、硬件设计师与 DV 工程师之间的合作。”


关键字:MathWorks  FPGA 编辑:muyan 引用地址:http://news.eeworld.com.cn/FPGA/ic490161.html 本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:Lattice Radiant 2.0设计软件加速FPGA设计,可进行更精细的控制
下一篇:Microchip推出用于AI边缘推理的PolarFire FPGA开发套件

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

抗击疫情,MathWorks 向盖茨基金会捐款 100 万美元
MathWorks近日宣布,已向比尔及梅琳达·盖茨基金会抗击 COVID-19 基金捐款 100 万美元。此项基金的设立旨在响应抗击 COVID-19 的全球行动,总额现为 2.5 亿美元。该基金致力于资助主流科研机构研发最具前景的诊疗方法和疫苗,以阻止病毒的传播并帮助患者尽快恢复健康。此外,该基金还专注于保护生活在非洲和南亚的一些最弱势群体免受 COVID-19 的直接影响,同时帮助其所在国家为未来的疫情做好准备。  MathWorks 是一家全球企业,在全世界设有 33 个办事处,客户遍及 180 多个国家/地区,其社会使命是通过推动 STEM 教育、培养员工志愿精神、建设环境可持续性并协助开展全球救助
发表于 2020-05-20
抗击疫情,<font color='red'>MathWorks</font> 向盖茨基金会捐款 100 万美元
汽车工程师的福利,MathWorks推出2020a版MATLAB及Simulink
MathWorks推出了2020a版本,具有用于深度学习的扩展AI功能。工程师现在可以在更新的Deep Network Designer应用程序中训练神经网络,在新的Experiment Manager应用程序中管理多个深度学习实验,并从更多的网络选项中进行选择以生成深度学习代码。除了为所有MATLAB和Simulink用户提供的新功能和更新功能之外,R2020a还引入了专门针对汽车和无线工程师的新功能。 新版本引入了增强的深度学习工具箱,可帮助用户: 使用新的Experiment Manager应用程序管理多个深度学习实验,跟踪训练参数,并分析和比较结果和代码。 交互式地训练网络进行图像分类,生成
发表于 2020-05-15
MathWorks 被Gartner 评为机器学习平台魔力象限领导者
MathWorks 宣布,该公司在Gartner 的《2020 年数据科学和机器学习平台魔力象限》报告中被评为领导者。Gartner 对 MathWorks 的前瞻性和执行能力进行评估后,将该公司定位为 2020 年度领导者。 MathWorks 首席战略师 Jim Tung 表示:“对我们来说,被认可为数据科学和机器学习领域的领导者,证明 MathWorks 能够提供解决 AI 挑战的全方位平台。MathWorks 凭借各种工具、咨询服务和支持功能为复杂的工程项目提供支持,积累了 30 多年的丰富经验,让工程师和科学家们能够构建更完善的 AI 数据集、解决集成问题,并在系统范围内持续测试 AI 模型。” 借助
发表于 2020-03-04
<font color='red'>MathWorks</font> 被Gartner 评为机器学习平台魔力象限领导者
MathWorks在 FPGA 和ASIC上实现自动化视觉系统设计
MathWorks宣布,随着 2019b 发行版的 MATLAB 和 Simulink 产品系列最近上市,Vision HDL Toolbox提供对在 FPGA 上处理高帧率 (HFR) 和高分辨率视频的原生多像素流处理支持。视频、图像处理和 FPGA 设计工程师在处理 240fps 或更高分辨率的 4k 或 8k 视频时可以加快权衡表现和实现的探索和仿真速度。 为帮助实时处理工业检测、医学成像以及情报、监控、和侦察 (ISR) 等应用中的高分辨率和 HFR 视频而设计 FPGA 的工程师面临挑战,力争达到吞吐量、资源利用率和功耗等目标。Vision HDL Toolbox 提供可以并行处理 4 或 8 像素的模块,底层
发表于 2020-02-27
<font color='red'>MathWorks</font>在 FPGA 和ASIC上实现自动化视觉系统设计
MathWorks让中国大学生方程式汽车大赛十年焕新出发
日前,经过6天的激烈角逐,由中国科学技术协会指导,中国汽车工程学会主办,MathWorks、爱驰汽车、蔚来汽车联合赞助的2019中国大学生方程式系列赛事圆满落下帷幕。来自全国数十所高校、各汽车及零部件企业的嘉宾、师生和裁判共2000余人共同见证了本次大赛的成功举办。笔者也亲临现场,感受到了此次赛事带来的热情与活力。 FSC——中国大学生实现“造车梦”的顶级平台 中国大学生方程式汽车大赛(简称“中国FSC”)是一项由中国各大高等院校汽车工程或汽车相关专业在校学生组队参加的汽车设计与制造比赛。赛事委员会制定了详尽的规则与赛车制造标准,各大院校队伍将在一年的时间内,亲自动手设计并制造出一辆小型单人座赛车,参与
发表于 2020-01-13
加速FPGA应用开发,Lattice Propel™全新软件解决方案问市
全球领先的低功耗可编程器件供应商莱迪思半导体公司(NASDAQ:LSCC)宣布,推出全新软件解决方案Lattice Propel™,以加速开发基于莱迪思低功耗、小尺寸FPGA的独特应用。Propel设计环境包括了完善的IP库(包括RISC-V处理器核和各类外设IP),可轻松实现组件安装,让不同水平的开发人员都能快速轻松地设计基于莱迪思FPGA的应用。Propel为通信、计算、工业、汽车和消费电子市场的开发人员实现了应用开发的自动化。 为了在更复杂的系统中利用FPGA的并行处理能力,设计人员在首次采用FPGA进行设计时,需要灵活、易于使用的设计解决方案,最好能够集成所有必需的设计软件和IP,且简单易上手。 
发表于 2020-06-04
小广播
夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

换一换 更多 相关热搜器件
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved