Menta的eFPGA有何优势

2020-08-04来源: 半导体行业观察关键字:Menta  eFPGA

eFPGA IP构建灵活的SoC——Menta CEO Vincent Markus访谈录


Menta当前提供什么产品?


Menta是半导体IP提供商。我们是欧洲唯一经过验证的可嵌入客户SoC和ASIC中的可编程逻辑提供商。这种可编程逻辑采用嵌入式FPGA IP的形式。因此,我们为客户提供了将其SoC的一小部分作为低功耗FPGA的可能性,可以由他们或客户进行现场编程。如今算法和需求变化比SoC设计周期快得多,Menta的eFPGA相当于为芯片设计加层“保险”。

那么,Menta的eFPGA IP本质上是FPGA的核心架构吗?

这样总结确实是很诱人的。但是,这并不能准确地反映出完整的现实——我们在Menta成立的初期发现这一点很困难。

当我们从eFPGA IP的第1版开始时,我们就以“独立的FPGA模式”进行了设计。实际上,我们的eFPGA IP与当时FPGA供应商提供的核心架构在概念上没有什么区别。我们以此核心架构发布了Menta eFPGA IP的第一代和第二代,并在2011年发布了基于MRAM内核架构的FPGA,这虽然是世界第一,但仍然是FPGA的模式。

这些产品为我们提供了良好的市场知名度和前景,同时也给我们带来了新的订单。但是,就在PPT演讲的兴奋感过去后,我们发现潜在客户的热情正在迅速消退——最初我们并不理解背后的原因。

2014年,当面临日本市场的广阔前景时,我们经历了艰辛的历程。在与日本的客户技术团队进行深入交流时,他们的ASIC工程师提出了许多有关集成、仿真、验证、成品率和最终测试等问题。这些都不是我们要克服的主要障碍,但是对于那些工程师来说,这意味着额外的风险、成本和集成时间。我们最终失去了该客户,由于类似的原因,此后又失去了许多其他客户。

当我投资Menta并决定领导该公司时,我们重新开始并改变思维模式。我们的客户是SoC和ASIC设计人员——因此,我们聘请SoC和ASIC设计人员来深入了解并分析他们的产品期望,以及在采用IP方面遇到的基本障碍。

我们FPGA专家与ASIC设计专家的合作催生了Menta新一代的独特eFPGA IP(于2015年发布的第三代),它诞生于ASIC IP的模式,为客户提供了从概念阶段到生产的完整过程。不久之后,我们获得了第一位客户——美国顶级航空航天与国防公司。

此后Menta发展迅速,我们现在销售的是2018年发布的第五代 eFPGA IP。我们一直保留独特模式,但每次迭代后PPA都有很大的提高。

Menta的独特性是什么?

就像我说的那样,Menta eFPGA IP被设计为集成到ASIC或SoC中——因此,我们的主要目标是使客户从设计到全面生产的整个过程没有任何顾虑和风险。

首先,我们不想向客户指定要使用的代工厂、工艺节点、接口或EDA设计流程。当然,越早做出集成eFPGA IP的决定,则可以从该集成中获得更多的收益。但是,由于我们的方法有极高的灵活性,因此,Menta eFPGA IP仍可以在设计过程的后期中集成。

就灵活性而言,更具体来说,我们的eFPGA IP完全基于由代工厂、客户或第三方提供的标准单元——不需要特殊定制单元即可使用我们的IP。即使对于比特流存储,我们也使用DFF来实现极高的可移植性——而大多数其他解决方案将需要定制的SRAM比特单元设计,这限制了他们对代工厂或工艺的选择。我们不需要任何特定的库,工艺流程或金属叠层(metal stack)即可让我们的用户部署我们的IP。附带说明一下,与SRAM基本设计相比,DFF还使我们的设计具有更强的可抗辐照加固能力——这是在汽车制造、航天和国防领域的重要参考因素。

Menta的eFPGA IP的接口也有相同的独特——这些都是我们外部的模块。与IP的连接和通讯就像连接一个内存模块一样简单。

出于相同的原因,我们已经开发了标准扫描链DfT并申请了专利,使我们的客户可以在每个阶段结合自己的EDA工具链进行验证和仿真,就像其他的IP数据一样。这使我们意识到,我们的eFPGA IP不会在客户的设计中引入任何良率或可靠性问题。

最后,由于我们有客户做的是ASIC设计——代表“特定应用芯片”。因此,我们使IP完全“设计自适应”,甚至“应用自适应”,随着我们客户的需求而发展。如需要新的AI算法,则可以对其进行编程,而不是将其固化到硬件中。

如果有关于验证,模拟,信任等环节的具体需求,我还可以结合着谈到Menta eFPGA IP更多独特性。

我们可以肯定的是,提供优秀的eFPGA IP不仅仅在于查找表的物理密度。对于给定的RTL设计,还有很多其他因素会影响芯片面积,包括DSPs、是否可以将存储集成在IP本身,读/写电路,测试电路等。从整体上看,在满足设计灵活性的基础上,我们的客户对硅片面积的大小也甚为满意。

Menta软件如何?

我们的客户不想为他们的用户增加任何复杂性。如果他们必须购买第三方软件来对芯片进行编程,则不可避免用户会产生额外的分歧和成本。

因此,我们很早就做出了正确的战略决策,开发和交付eFPGA IP的完整设计环境——独立自主的 Origami编程平台,可供所有客户使用。我们还通过集成Verific HDL解析器来确保与客户现有的RTL代码兼容。FPGA工程师只需几个小时即可掌握我们的设计流程,并轻松地将其现有RTL移至Menta eFPGA IP。这就是我们的客户通常在芯片设计之前评估我们的IP和实际使用时的设计流程,这是我们持续成功的基石,并顺利取得了越来越多的设计案例。

将Menta eFPGA IP移植到指定工艺需要花费多长时间?

得益于我们独特的基于纯标准单元库设计技术、IP的可移植性以及设计流程,我们只需1到6个月即可将eFPGA IP部署到新的工艺节点中。迄今为止,我们的IP已在4个不同代工厂的10个不同节点上交付——从180nm到6nm, 现在5nm已在规划中。由于我们不需要定制标准单元,因此不需要单独的测试芯片或芯片验证。结果表明,我们所有的交付都是一次成功。

我们的方法已经过合作伙伴和客户的多次实测验证,在GLOBAL FOUNDRIES的32SOI和12LP得到硅验证,并且是22FDX’celerator合作伙伴计划的成员。希望您看到我们在质量和可移植性方面的专注。

当人们可以购买独立的FPGA时为何使用eFPGA IP?

对于那些需要大量可编程逻辑资源的小批量、高价值应用,FPGA发挥了出色的作用——我们这里说的是数百万个LUT。例如,在数据中心中,独立FPGA解决方案中的AI工作负载正在对GPU造成巨大的冲击。

然而,当涉及到边缘应用的工作负载,成本和低功耗成为首要考虑因素,独立FPGA解决方案没有太大意义——原型设计除外。在这些市场中,ASIC和SoC才是将来的真正赢家。

但是,正如我之前说的,在算法IP迅速变化的应用中,将其固化到ASIC的门中是非常具有挑战的。或许,芯片可能会在上市时未发先败。这是我们在不断变化的AI/ML,计算存储,5G和加密中看到的趋势。

eFPGA的亮点由此得以显现——对于快速变化的算法,您可以分配大约20%的芯片面积,确保您如果需要使用其他算法,也可以将其编程到ASIC中,即使在流片后也无妨。的确,您的芯片会稍大一些(与固化的门级电路相比),但是多出的小小“保险费”对于使您的芯片适应未来的需求是值得的。

我们还在客户中看到了另一种现象——可配置性。在使用eFPGA之前,一些客户可能会拥有数百种功能稍有不同的不同芯片。现在,借助小规模的eFPGA,他们可以拥有一个裸片,由此可以生产100个不同的SKU,而没有库存风险。这对他们来说是无价的。

最后,特别是在加密技术中,eFPGA可以提升安全性。如果加密被“硬连接”到门中,则始终可以进行逆向工程操作。如果仅在运行时将其加载到ASIC中(您可以使用eFPGA来完成),则进行逆向工程操作将变得更加困难。

总而言之,我们现在看到无数的新用例,正展开我们始料未及的广阔前景。

自上次我们交谈以来有什么新变化?

已经有一段时间了,因此实际上有很多更新。首先,我们发布了Menta第五代eFPGA IP,PPA方面有显著提升。其次,我们引入了新功能,特别是以完全自动化和透明的方式在IP中进行存储配置,以及具有一些已获专利的突破性功能的新型自适应DSP,这些功能已被早期的用户所使用。

在接下来的几个月中,我们将告诉您更多信息。

您在哪里看到使用了Menta eFPGA IP?

我们有四个主要市场领域,早期客户来自于航空航天和国防领域。我们在全球拥有多个客户(欧洲防卫局,泰雷兹·阿莱尼亚太空公司)。我们提供可靠的eFPGA IP的能力以及我们拥有的多种抗辐照方案,是我们在航空航天和国防领域的独到优势。

我们在高性能计算(EPI)或5G基站(北京崇新通讯)等计算密集型应用中也有客户。

我们因提供低功耗,小面积和低成本小型eFPGA IP,在物联网(边缘应用)领域多有建树。

汽车行业对我们来说是一个不断发展的细分市场,通常需要更长的时间开拓用户,但我们拥有强大的优势,并且最近有机会公开讨论我们与卡尔鲁厄斯理工学院,英飞凌和宝马的交流合作。

我看到一些公开的合作伙伴关系——您能告诉我更多吗?

我们的目标不仅是为客户带来eFPGA IP,还包括所有附带IP和工具,以作为Menta eFPGA IP的附加值。为此,我们致力于构建一个激动人心的“生态系统”。

一些合作伙伴为我们的客户开放更多的专门技术,赋能更多应用,例如Rambus和Secure IC的安防技术和加密技术。

一些合作伙伴为提供了适用于VHDL / Verilog / 系统Verilog解析的Verific或Mentor Graphics Catapult,使我们的客户可以使用SystemC等高级语言对eFPGA IP进行编程,增加用户便捷性。

更多的合作伙伴中,如Andes提供SoC级应用(如eFPGA IP和CPU组合),以及GLOBALFOUNDRIES,IMEC,Surecore和Synopsys,为我们的客户带来多样技术选择。

最后,我们在建设一个不断发展的算法IP供应商生态系统,他们可以向我们的客户提供其产品,以支持垂直应用——从TinyML到安全和加密应用,包括如Rambus和Secure——IC等。

关键字:Menta  eFPGA 编辑:muyan 引用地址:http://news.eeworld.com.cn/FPGA/ic505195.html 本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:QuickLogic宣布开放可重构计算计划
下一篇:最后一页

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

用于下一代汽车专用集成电路(ASIC)的嵌入式现场可编程逻辑门阵列(eFPGA
灵活性,支持在设计周期中后期增加这些功能,以避免ASIC重新设计和推迟生产,这会不会是一个更好的方案?在快进入到2020年的时候,我们看到汽车ASIC制造商通过开发包括嵌入式FPGA(eFPGA)半导体知识产权(IP)在内的新型ASIC架构来应对这一挑战。尽管eFPGA在2016年特斯拉开发全自动驾驶芯片时还不是主流技术,但现在已经成为主流技术了。Achronix eFPGA IP现在已在多个大批量应用中投入生产,证明Achronix拥有可实现主流生产的能力。现在,我们看到eFPGA IP正在被汽车原始设备制造商采用,以嵌入硬件可编程性,从而应对上述全新的挑战。与只提供特定的逻辑密度、内存、资源组合和I/O接口的独立FPGA芯片
发表于 2020-07-27
用于下一代汽车专用集成电路(ASIC)的嵌入式现场可编程逻辑门阵列(<font color='red'>eFPGA</font>)
为下一代汽车打造ASIC的嵌入式eFPGA
而不是FP32呢?这些事情可能会导致ASIC被重新设计或重大的架构改变,从而推迟其未来的车辆生产。在ASIC中构建灵活性,支持在设计周期中后期增加这些功能,以避免ASIC重新设计和推迟生产,这会不会是一个更好的方案? 在快进入到2020年的时候,我们看到汽车ASIC制造商通过开发包括嵌入式FPGA(eFPGA)半导体知识产权(IP)在内的新型ASIC架构来应对这一挑战。尽管eFPGA在2016年特斯拉开发全自动驾驶芯片时还不是主流技术,但现在已经成为主流技术了。Achronix eFPGA IP现在已在多个大批量应用中投入生产,证明Achronix拥有可实现主流生产的能力。现在,我们看到eFPGA IP正在被汽车原始设备制造商
发表于 2020-07-24
为下一代汽车打造ASIC的嵌入式<font color='red'>eFPGA</font>
Efinix® 携手三星,共同开发10纳米硅工艺的Quantum™ eFPGA
可编程产品平台和技术创新企业 Efinix® 和三星电子今天联合宣布合作关系,双方将采用三星的 10纳米 硅工艺共同开发 Quantum eFPGA技术。 Efinix 联合创办人、总裁兼首席执行官张少逸 (Sammy Cheung) 说:“从40纳米制程的 Trion™ T20 FPGA到 10纳米制程的Quantum eFPGA 是一次重巨大的进展。凭借我们Quantum 的架构与它对硅工艺制程方面不受影响的优势,以及三星存储器事业部的巨大支持,我们达到了(PDK) 到(GDS) 的演进。通过Quantum功率-性能-面积的优势, 与三星业内领先的硅片制造技术,这次合作关系将为
发表于 2019-05-09
eFPGA将解决5G基站难题
。在这种情况下,使用更高带宽、更低延迟和更低功耗的接口将CPU SoC芯片与后备硬件加速FPGA芯片连接起来。支持与RF前端的前传连接的FPGA器件在该示例中不是封装集成的,但实际上,如果有足够的资源,它可以是与硬件加速chiplet相同的chiplet器件。 图3:基于Chiplet的方法可实现更高的集成度 封装集成的两种主要技术和方案是使用硅中介层或有机基板和某种形式的超短距离(USR)收发器。 完全集成的5G架构 最后,图4显示了此处考虑的最终、最高集成度的基带架构。该方法包括与先前相同的处理元件,具有相同的功能,但嵌入式FPGA(eFPGA)集成在了芯片内。 图4:采用单片集成的异构多核
发表于 2019-02-18
<font color='red'>eFPGA</font>将解决5G基站难题
小科普—什么是eFPGA
eFPGA,全称为嵌入式FPGA(Embedded FPGA),顾名思义是将类似于FPGA的可编程逻辑阵列“嵌入”到ASIC或SoC中在本文中,作者收集整理了几个关于eFPGA的常见迷思,以及对应的解答和讨论,谨供各位读者参考。eFPGA性能指标相关的迷思eFPGA的工作频率能否达到我的设计要求?和ASIC相比,绝大多数的FPGA设计都无法达到同样的运行频率。其实,FPGA并非以高时钟频率取胜,FPGA的高性能主要是通过极高的硬件并行处理能力、深度流水线、以及高位宽总线等方式取得。 嵌入式FPGA,即eFPGA的本质也是可编程逻辑阵列,因此单就运行频率而言并不能和ASIC相比。 不过,业界和学术界也在不断研究
发表于 2019-01-21
小科普—什么是<font color='red'>eFPGA</font>
夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

换一换 更多 相关热搜器件
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved