Hot Chips:英特尔推动“人工智能无处不在”

2019-08-22来源: EEWORLD关键字:Hot  Chips  英特尔

在2019年Hot Chips大会上,英特尔公布了即将推出的高性能人工智能(AI)加速器——英特尔® Nervana™神经网络处理器的最新细节,包括用于训练的NNP-T和用于推理的NNP-I。英特尔工程师还介绍了混合芯片封装技术、英特尔®傲腾™数据中心级持久内存和光学I/O小芯片技术的细节。

 

 “要想实现‘人工智能无处不在’的未来愿景,我们必须解决数据的积压问题,确保企业能够有效利用数据,必要的时候在收集数据的地方对数据进行处理,并更明智地利用上游的数据和计算资源。数据中心和云端需要为复杂的AI应用提供高性能和可扩展的通用计算,以及专门的加速。在人工智能无处不在的未来愿景中,从硬件到软件再到应用,都需要一种全面的解决方案。”

 

——Naveen Rao,英特尔公司全球副总裁兼人工智能产品事业部总经理

 

将数据转化为信息、再转化为知识,需要硬件架构和封装、内存、存储、互连技术的相互配合,这些技术不断演进并支持新兴且日益复杂的应用场景和AI技术。AI专用加速器能够在适当的时间为客户提供合适的智能,比如全新构建的英特尔Nervana NNP。

 

英特尔Nervana NNP-T——全新构建,旨在大规模训练深度学习模型。英特尔Nervana NNP-T(神经网络处理器)不断突破深度学习训练的极限。它优先考虑两个关键的实际因素:尽可能快地训练网络并在给定的功率预算内完成训练。这款深度学习训练处理器在构建时充分考虑到灵活性,并在计算、通信和内存之间取得平衡。虽然英特尔®至强®可扩展处理器增加了AI指令集并为人工智能奠定良好基础,但全新构建的NNP-T考虑到了应对大型模型所需的功能特性和要求,不必提供额外所需以支持传统技术。为了满足未来的深度学习需求,英特尔Nervana NNP-T具备灵活性和可编程性,因此可以进行定制,以便加速各种负载,无论是现有负载还是新兴负载。

 

英特尔Nervana NNP-I——针对主要数据中心负载的高性能深度学习推理。英特尔Nervana NNP-I专为推理而设计,旨在大规模加速深度学习部署,它充分利用英特尔的10纳米制程技术和Ice Lake内核,在所有主要数据中心负载上提供业界领先的每瓦性能。此外,英特尔Nervana NNP-I在不影响性能或功耗效率的前提下,提供了高度可编程性。随着人工智能在各项负载中变得无处不在,拥有一个易于编程、时延较短、可快速移植代码并支持所有主要深度学习框架的专用推理加速器,企业就能将数据的全部潜力转化为可践行的洞察而加以利用。

 

Lakefield——三维封装中的混合核心。Lakefield是业界首款采用3D堆叠和IA混合计算架构的产品,将用于新一类移动设备。利用英特尔最新的10纳米制程和Foveros先进封装技术,Lakefield在待机功率、核心面积和封装高度上都比前几代技术有了显著降低。Lakefield带来的顶级计算性能和超低热设计功率,让全新纤薄外观的设备、二合一设备和双屏设备都能以极低的待机功耗始终在线、始终互联。

 

TeraPHY——用于高带宽、低功耗通信的封装内光学I/O小芯片。英特尔和Ayar Labs共同演示了整体内封光件(MIPO)与高性能系统芯片(SOC)的业界首次集成。Ayar Labs的TeraPHY*光学I/O小芯片与采用英特尔嵌入式多芯片互连桥接(EMIB)技术的英特尔Stratix 10 FPGA共同封装,从芯片封装中提供高带宽、低功耗的数据通信,在一定时间内的延续距离高达2公里。此次合作将消除数据传输中性能、功耗和成本的固有瓶颈,帮助以新方法为摩尔定律的下一阶段构建计算系统。

 

英特尔傲腾数据中心级持久内存——架构和性能。现已批量出货的英特尔傲腾数据中心级持久内存是内存/存储层级结构中首款被称为持久内存的产品,并处于整个层级结构中全新的一层。基于英特尔® 3D XPoint™技术,傲腾数据中心级持久内存拥有内存模块外形,能够以接近内存的速度提供超大容量,纳秒级的低延时,并提供本地化的持久存储。两种运行模式(内存模式和App Direct模式)的详细信息以及性能示例展示了这一全新层级如何支持数据供应子系统的完全重新架构,从而支持更快的,以及新的工作负载。

关键字:Hot  Chips  英特尔

编辑:muyan 引用地址:http://news.eeworld.com.cn/IoT/ic472247.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:感知、联接、照明、致动,安森美推动IoT高能效创新
下一篇:英特尔®OpenVINO™为计算机视觉青年开发者带来创新活力

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

Hot Chips大会:英特尔公布神经网络处理器的最新细节

在2019年Hot Chips大会上,英特尔公布了即将推出的高性能人工智能(AI)加速器——英特尔® Nervana™神经网络处理器的最新细节,包括用于训练的NNP-T和用于推理的NNP-I。英特尔工程师还介绍了混合芯片封装技术、英特尔®傲腾™数据中心级持久内存和光学I/O小芯片技术的细节。  “要想实现‘人工智能无处不在’的未来愿景,我们必须解决数据的积压问题,确保企业能够有效利用数据,必要的时候在收集数据的地方对数据进行处理,并更明智地利用上游的数据和计算资源。数据中心和云端需要为复杂的AI应用提供高性能和可扩展的通用计算,以及专门的加速。在人工智能无处不在的未来愿景中,从硬件到软件再到应用,都需要一种全面
发表于 2019-08-24

魏少军团队Hot Chips上发布了关于硬件安全论文

在美国斯坦福大学结束的高性能芯片顶级会议Hot Chips 2019上,清华大学魏少军教授团队作了题为“Jintide: A Hardware Security Enhanced Server CPU with Xeon Cores under Runtime Surveillance by an In-Package Dynamically Reconfigurable Computing Processor”(津逮:基于动态可重构计算处理器实时监控的至强内核硬件安全增强服务器CPU芯片)的学术报告。据悉,该论文是本次Hot Chips 26篇大会报告中唯一一篇有关芯片硬件安全技术的论文,也是我国高校在Hot Chips 31
发表于 2019-08-22

有史以来最大芯片亮相Hot Chips

日前,在斯坦福大学举行的IEEE Hot Chips研讨会上,创业公司Cerebras推出了有史以来最大的芯片。按照他们的说法,这个大致是硅晶片尺寸的系统旨在将AI训练时间从几个月缩短到几分钟。这是自二十世纪八十年代Trilogy Systems任务失败以来,业界再一次出现对晶圆级处理器的商业尝试。下面,我们来谈一下有关这个芯片,你必须知道的六点::数据作为有史以来最大的芯片,Cerebras的Wafer Scale Engine(WSE)自然带有一堆最高级的。这是当中的一部分:尺寸:46,225平方毫米。这大约是一张信纸大小的纸张的75%,但却是最大GPU的56倍。晶体管:1.2万亿。Nvidia的GV100 Volta仅为21
发表于 2019-08-22

人工智能在Hot Chips会上大放异彩

今年Hot Chips(http://www.hotchips.org/)大会的时尚风标从发言上可以看出来,一半的发言都集中在人工智能加速上。Hot Chips是微处理器设计人员的年度聚会,曾几何时,大会大部分的讨论都集中在PC和服务器CPU上。                                                初创公司Cerebrus、Habana
发表于 2019-08-21
人工智能在Hot Chips会上大放异彩

Hot Chips 30,黄金时代的缩影

本次Hot Chips正好是第30届,开幕的欢迎词中简单回顾了会议的历史。比较有趣的是用关键词的方式对比了每十年发生的变化。Hot Chips 1Hot Chips 10Hot Chips 20Hot Chips 30今年展示内容最多的三家是:Google(3个talk),Nvidia(3个talk)和Xilinx(4个talk,包括深鉴)。Google不仅talk多,参会的人也不少,感觉确实招募了大量IC领域的人才。Nvidia仍然很霸气,这次Xavier和NvSwith都透露了更多的细节,Xilinx在新CEO上任后也在发力。我会在后面分别介绍他们的工作。另外,ML仍然是热点,除了两个专门的ML session之外
发表于 2018-08-24
Hot Chips 30,黄金时代的缩影

CHIPS联盟利用西部数据RISC-V内核和FuseSoC工具推出新项目

使用Western Digital的开源SweRV内核和FuseSoC工具,共同打造了称为SweRVolf开源项目。该项目是由FuseSoC创建者和维护者Olof Kindgren以及西部数据下一代平台技术总监Zvonimir Bandic,即将卸任的CTO Martin Fink(作为RISC-V的长期支持者和Western Digital首席技术官Martin Fink宣布即将退休,西部数据Siva Sivaram博士将成为新任技术与战略总裁,但Fink将继续担任“数据中心架构相关事宜(包括RISC-V)”的顾问。)以及CHIPS联盟共同推进的,SweRVolf以西部数据开放的片上系统内核SweRV EH1 RISC-V为核心
发表于 2019-08-16
CHIPS联盟利用西部数据RISC-V内核和FuseSoC工具推出新项目

小广播

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2019 EEWORLD.com.cn, Inc. All rights reserved