datasheet

ESIstream IP – 简化确定性数据序列化的设计

2019-07-01来源: EEWORLD关键字:ESIstream  高信噪比

同步 GHz 采样系统——不适合胆小者

 

在无线电系统中应用数字波束成形,需要同时采样天线阵列的低层信号。这需要保存信号到达每个天线节点的空间

信息。 虽然这种方案复杂度较高,会带来额外的功耗,但其也具有一些显著的优点:

 

  •  高信噪比(SNR)帮助提高无线链接容量,从而增加信号范围

  • 使用天线阵列的空间特性避免干扰。因为干扰来自某个特定方向,波束成形算法可使用零位技术消除干扰。

  •  高效率、大容量的无线链路意味着雷达系统可同时追踪多个目标,或移动电话网络可支持多个通话。


今天,很多应用使用波束成形,或者至少需要同步采样。但是,在 GHz 频率下工作时, IC 和板级的信号的传播时间都非常重要。PCB 走线被用于传输线,因此需保证信号线长度匹配以保持相位信息。每厘米的线长将增加 60 到75ps 的传递时间。将其 6GHz 采样时钟的 166ps 时钟周期相比,可以看出板级的效应会极大影响设计。这解释了为什么在高速采样系统中 PCB 布线是一个关键的因素。但是,还有另外一个因素会使设计变得困难,这个因素和时域有关,称为亚稳态。

 

同步链为 ESIstream 带来确定的延迟

 

亚稳态描述了数字电路中的一种不确定的状态,随着采样率的提高,它成为了潜在的系统时序问题的一个重要原因。用户需用同步的方法对抗亚稳态,这正是引入同步链的方案的原因。

 

用户需要一种可靠且简单的同步时序实现方法。在 Teledyne e2v,确定性同步围绕着一对事件驱动的差分电信号建立:同步和同步输出信号(SYNCTRIG 和 SYNCO)。这些信号保证目标转换器的时序系统可被复位,并且所有的数字子系统都被恰当地锁定到主参考时钟。另外,这种同步方案可扩展到大系统中的多个 ADC。

 

这种方案的优点在于非常简单——它无需额外的时钟信号,可保证系统生命周期内多个并行通道的同步。一旦设计完成准备生产,可使用一个训练序列建立正确的系统同步。如果环境条件变化,比如温度或电压变化,系统时序参数保持不变。同步链提供了一个非常可靠的同步源,这对产品量产是一个巨大的优势。


然后,为了实现确定性延迟,在 ESIstream 链路的接收端有一个简单的计数器和接收弹性缓冲,用于补偿传递过程的最大线路延迟不确定度。

 

 

 

图 9 ESIstream 接收器中的帧计数器的位置

 

FPGA 内部的计数器模块计算 SYNCTRIG 上升沿事件和“所有线路接收准备好”事件之间的 Rx 的时钟数。这些信息和弹性接收缓冲允许整个系统的接收数据对齐。这样,利用 ESIstream 的产品带有的信号链功能,将确定性行为扩展到整个使 ESIstream 的系统中的方法是可行的。

 

ESIstream VHDL 模块——发展的目标

 

为了使 ESIstream 更加易于使用,Teledyne e2v 的提出者 Teledyne e2v 在 2018 年底启动了一个项目,研发

ESIstream Tx 和 Rx 的 IP 模块,用于行业内 FPGA 厂家(包括 Xilinx 和 Intel)提供的通用 FPGA。IP 将支持不同

的运行速度,且适用于包括宇航级在内的不同等级的应用。毋庸置疑,IP 的重点在于为 Teledyne e2v 现有的产品

系列提供匹配的性能。为了实现这个固定功能的 IP,Teledyne e2v 在底层做了很多工作以动态定义可配置的线速

率模块,包含一系列广泛的数据转换器采样频率,并支持更多可定义的功能。

 

串行化的未来

 

Teledyne e2v 未来的开发计划还包括用于 ESIstream 物理层的光纤应用。光纤允许转换器被放置在距离 FPGA 很

远的地方,而不是基于铜线的接口(PCB 走线或同轴电缆)。通过将两块 Xilinx VC709 评估板使用四个 SFP (小型

可插拔) 光线路连接并运行在 6Gsps 的速度,证明了上述的特性。



图     9 使用物理层的光纤演示 ESIstream Tx 和 Rx

 

在经过完整的测试和认证后,VHDL 代码模块将被放置在网站上,供用户免费下载。

 

ESIstream 和 JEDEC 对比

 

ESIstream 的系统级优点可简单概括如下:

 

  •  无需每个器件的 LMFC 时钟,无需 LMFC 时钟的对齐操作。

  • 当使用单个器件或采用同步链同步多个器件时,无需考虑 ESIstream 同步信号的 PCB 线长匹配。

  • 无需 SYSREF,因此与 JESD204B 相比,ESIstream 降低了硬件复杂度,实现了确定性操作。

  •  ESIstream 系统中的确定的同步行为是通过一种叫做同步训练的特性(请参考其他文档)实现的。ESIstream仅需要一次系统的训练。一旦得到延迟参数,对于给定的设计这些延迟参数将维持不变。这意味着 ESIstream是一种易于量产化的接口。

 

image.png

image.png

 

结语

 

JESD204B 子集 1 和 2 里描述的 JEDEC 数据串行化方法似乎解决了多通道数据转换器系统的确定性操作的挑战。

这在一定程度上无疑是正确的,但是通常被忽视的是设计师在处理复杂传输和规格物理层需求时遇到的众多挑战。

 

工程师通常认为用于信号处理 SoC(FPGA 或 ASIC)的 JESD204B 许可证和核心 IP 可帮助解决大多数设计上的问题。


但是,据报道,很多事实和经验表明,JESD204B 引入的多域时钟复杂度的时序约束,给 PCB 的设计带来了很大的麻烦。


还有另外一个方法。ESIStream。ESIStream 是一个开源免费的协议。它与 JESD204B 的性能等级相同,但能带来更好的用户体验。低复杂度,易于设计,低功耗。现在,随着用于工业标准 FPGA 的 Rx 和 Tx 的 IP 模块和 VHDL代码模块的发布,大大降低了 ESIstream 的使用难度。目前 IP 模块在开发阶段,会支持 Teledyne e2v 新数据转换

器的规格。另外,用户可免费下载适用于自己的高速串行项目的 VHDL 代码模块。

 


关键字:ESIstream  高信噪比

编辑:muyan 引用地址:http://news.eeworld.com.cn/Test_and_measurement/ic466244.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:逐搏检测算法对手腕光电容积脉搏波信号的检测原理
下一篇:技术文章—新型双条件玻璃破碎检测方案

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

TDK推出爱普科斯高信噪比的微机电麦克风

TDK公司推出了爱普科斯(EPCOS) C914 MEMS麦克风。该款麦克风拥有高达65 dB(A)的高信噪比(SNR),频率范围为20 Hz 至20 kHz。因此,它非常适用于智能手机中高要求的音频应用。当信号源远离扩音器时,例如视频录像或免提通话,它的高SNR能大大提高音频质量。 由于C914的创新设计,因此,即使在音量高达128 dB时,它的失真度也小于1%。与此相反,在高声压情况下改善传统扩音器信噪比通常会大大增加非线性失真度。 该款扩音器除了具备出色的性能外,它的占用面积仅有3.35 x 2.5 mm2,插入高度仅有1 mm。该款麦克风拥有的电源电压值范围为1.64至3.6 V直流,而它的电流消耗仅为400
发表于 2013-04-08

小型化超薄高信噪比驻极体麦克风(ECM)设计

目前市场对Φ4mm以下,厚度1.5mm以下的麦克风产品需求逐渐增加。在器件小型化需求的同时,对灵敏度和信噪比的要求却有所提高。这对于麦克风的设计和生产带来了较大的影响,需要对ECM的各方面进行优化设计才能实现。 ECM信噪比由两个方面构成,灵敏度(对应信号大小)和输出噪声(对应于噪声大小)。灵敏度由声学灵敏度和电路增益两个方面构成。其中声学灵敏度与ECM的振膜面积、振膜张力、极板间距、极化电位、背声腔体积相关;电路增益与引出线寄生电容、放大器增益、放大器寄生电容等方面相关。输出噪声主要也是由声学噪声和电学噪声两个方面构成:声学噪声与极板间距、极板张力、极板面积和背声腔体积相关;电学噪声与放大器增益和放大器噪声相关。 本文将主要
发表于 2012-01-05

如何设计小型化超薄高信噪比驻极体麦克风(ECM)

目前市场对Φ4mm以下,厚度1.5mm以下的麦克风产品需求逐渐增加。在器件小型化需求的同时,对灵敏度和信噪比的要求却有所提高。这对于麦克风的设计和生产带来了较大的影响,需要对ECM的各方面进行优化设计才能实现。 ECM信噪比由两个方面构成,灵敏度(对应信号大小)和输出噪声(对应于噪声大小)。灵敏度由声学灵敏度和电路增益两个方面构成。其中声学灵敏度与ECM的振膜面积、振膜张力、极板间距、极化电位、背声腔体积相关;电路增益与引出线寄生电容、放大器增益、放大器寄生电容等方面相关。输出噪声主要也是由声学噪声和电学噪声两个方面构成:声学噪声与极板间距、极板张力、极板面积和背声腔体积相关;电学噪声与放大器增益和放大器噪声相关
发表于 2011-05-20
如何设计小型化超薄高信噪比驻极体麦克风(ECM)

ADI的16位ADC可提供79dB的最高信噪比

美国模拟器件公司(ADI)日前发布了两款适合用于高端仪表仪器、医学和无线通信应用的模数转换器(ADC),它们使设计工程师即使在高输入频率下也能够维持低噪声和大动态范围性能,从而扩展了ADI公司的高性能ADC的产品种类。具有复杂多通道设计医学系统(例如核磁共振成像技术和病人监护仪)的设计工程师将受益于这种最新ADC,它们可提供79dB的最高信噪比(SNR)并且以高达130MSPS(每秒兆次采样)的高速中频(IF)采样速率达到16bit的精密度。这两款新的ADC除了包含一个集成的输入缓冲器以隔离和简化ADC的输入驱动,还提供比现有解决方案低15%的低抖动性能——这是保持系统低本底噪声的重要因素。 最新推出的ADC—AD9460
发表于 2006-03-30

小广播

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2019 EEWORLD.com.cn, Inc. All rights reserved