一种高精度便捷式全数字示波器的设计

2019-11-08来源: eepw关键字:数字示波器  数字信号处理器  可编程逻辑器件  信号测量

0 引言
示波器是一种用途十分广泛的电子测量仪器。电子技术的日新月异,使各类电信号越来越复杂,在工程应用中对信号实时采样率和波形捕获率也有较高的要求,数字示波器成了各个岗位的硬件开发和测试人员必不可少的工具。针对当前柔性工业测量系统的需要,本文给出DSP+CPLD的方案,实现了一种高精度、高集成的便捷式数字化存储示波器的设计,系统尽可能地采用数字集成电路,结构简单,测量结果可靠性高,具有友好的人机界面,同时具有高采样率、高分辨率及低误差等特点。

1 系统设计方案
该数字示波器主要由测量控制和显示输出两部分组成。输入信号在测量电路前端,经由信号变换电路处理成各次级单元能处理的等效信号,主要是由比较电路处理输出正方波和峰-峰值为2.5 V的等效运算放大输出信号。方波信号作为记数脉冲,触发可编程逻辑器件CPLD来实现频率值的测量。同时,经运算放大器输出的信号输入至采样保持器,由主控制器DSP向其相关引脚发出锁存信号来实现对待测信号的采样和锁存输出的功能切换。
当控制端置“1”时为锁存输出,这时,输出的信号可供A/D转换器件进行数据采集;置“0”时实现对信号的采集。A/D采集回来的数据送给DSP,再由DSP先把外部数据存储在外部存储器中,然后进行分析,最后,把经过处理的数据通过RS 422标准接口以数据包的形式发送给液晶显示器显示输出。系统原理框图如图1所示。

a.jpg



2 硬件设计
系统硬件部分由信号输入变换电路、采样保持电路、主控制电路、智能终端设备等部分组成。


2.1 信号输入变换及采样保持电路
信号输入变换电路主要用于实现信号的等效变换。设计中采用高速的OP37进行信号变换、采样保持,是数据采集系统的重要部件,对信号起隔离缓冲作用。如果要对变化速度高的模拟信号进行A/D转化,转换精度要求比较高,为了防止A/D转换过程中信号发生变化,就必须采用S/H电路。S/H电路和A/D配合,可以消除A/D的输出脉动,并通过MUX实现多路采样控制。


在这里采用高性能单片采样/保持器LF398,具有很高的直流精度、很快的采样时间和很低的下降速度,器件的动态性能和保持性能可通过合适的外接保持电容达到最佳。信号调理电路如图2所示。 


2.2 测频电路
示波器对信号的测频是根据等精度频率计的原理设计的。由可编程逻辑器件EPF10K50V完成,100 MHz的标准频率信号直接进入EPF10K50 V。器件采用信号输入变换电路输出的方波脉冲作为计数器的时钟输入信号,用标准的100 MHz进行记数,最后算出输入信号的频率。
通过图形法和VHDL语言对EPF10K50V编程,本设计中,CPLD完成对信号频率的测量。频率测量原理如下:在单位测量时间Tp中被测信号计数值为Nx,对标准信号的计数值为Ns,在已知标准频率fs的基础上,被测信号频率值fx满足:
b.jpg
2.3 幅度信号采集
为了满足对高频率信号的采集,选用ADI公司推出的AD7667来实现对被测信号的幅值测量。AD7667是16位A/D转换芯片,内部2.5 V参考电压,工作范围为0~2.5 V,LSB小于±2 b,转换速率为800 Kb/s,转换时间小于1μs,采用单+5 V电源供电。由信号变换电路把被测信号转化成工作范围内的有效值,进行精确测量。


2.4 人机交互部分设计
示波器的显示及指令输入由智能终端设备LJD-ZN-3200K来实现。LJD-ZN-3200K是集输入、输出为一体的智能图形化界面输出设备分辨率为640×480,能满足系统设计的要求。该设备终端通过串行接口与主控制器通信,完成数据传输。


将设计好的图形界面加载到智能终端存储单元,然后按设定对坐标值进行识别,即可实现触摸式控制输入。示波器共有9个功能键,分别为:3个垂直区分度选择按钮,用于垂直灵敏度选择;3个水平区分度选择按钮,用于水平扫描速度选择;采样方式切换按钮,用于选择实时采样和等效采样;波形存储按钮和波形调出按钮,用于当前的波形采集存储及调出;单次触发按钮,能对满足触发条件的信号进行单次采集与存储。

3 信号采集及处理分析
3.1 信号采集原理
对不同的频率信号进行测量时选取合理的采样手段将直接影响系统的测量精度,在数字信号分析技术中,常用的信号采样方法有两种:实时采样和等效采样。


实时采样(Real Sampling)通常是等时间间隔的,其最高采样频率是奈奎斯特极限频率,特点是,取样一个波形所得脉冲序列的持续时间等于输入信号实际经历的时间,所以取样信号的频谱比原信号还要宽。在本设计中采用A/D转换器件频率为400 kHz,根据采样特性可计算出该数字示波器能对不大于50 MHz的输入信号进行采样输出。


等效采样(Equivalent Sampling)是指针对周期信号的时域重复的特点,在不同的时间段进行多次较低采样率的采样,然后将这些低采样率的样本复合成高采样率的数据样本,从而真实重构出原始信号波形的数据采集方法。它利用信号的周期性,以增加采集时间为代价,降低对高速采样电路的压力,通过重组恢复原始信号。


本文采用提取等效采样时间采样,它是用信号的重复频率fi与采样率fs的特殊关系,使等效的采样率增加D倍。


首先,适当选取输入信号的重复频率fi,采样D个周期的信号波形,然后把记录的数据通过一个简单的算法重新排列组合,以获得一个完整的输入信号波形,这样等效采样率是实际采样率的D倍。


实际实现时,D的选取取决于所需要的等效采样率fe,使得fe=Dfs即可。而L是单个周期实际采样点的个数,L=int(M/D),M是记录的采样数据的总和。输出信号的重复频率为:
c.jpg
提取等效时间采样的方法可以提高采样率,但要求输入信号的重复频率fi要受到精确度的控制,而等效采样率为Dfs,与输入信号无关,当输入信号的重复频率偏离式(2)中所给的值,等效采样度变最大时间偏差为:
d.jpg
等效于展宽了频带,此时频带的宽度与A/D转换的速度和微处理器的速度几乎无关,用这种方法结合设计的数字示波器,较容易地测量高频信号的频率和幅值。


最后,把采样得到的数据进行存储,然后进行统一的分析,复现出信号的函数曲线,可计算得到幅值。


由于在设计过程当中对电压信号采样分析采用的是等效方式,采集到的是以时间为自变量的离散序列,这些采样数据反映了被测参数的变化过程,但带有一定程度的误差,势必会引起采集数据失真的现象。为了避免非误差允许范围内的值对测量结果造成干扰,采用软件对测量结果进行曲线拟合的方式对数据进行修正,以保证测量结果的相对精度。


3.2 显示分辨率计算
设计的波形显示窗口一共有354x446像元素,能满足设计要求,统一分析采集的数据,采用正弦内插算法进行处理,形成相应的输出,复现被测信号波形。 


4 系统软件设计
编程逻辑器件CPLD采用硬件描述语言VHDL为底层支撑,用原理图输入的方式来实现系统软件部分的设计。DSP软件编程采用C语言与汇编语言混合编程,程序主体用C语言编写,对于占用处理器时间较多的算法程序和I/O接口操作则采用汇编语言编程,汇编代码可以用C语言可调用的函数或内联代码的形式出现,把C语言和汇编语言的优点有机结合起来。系统软件完成数据收集分析,把采集到的曲线坐标经处理后由RS 422标准接口传输给智能终端,同时也能接收到智能终端的输入信息,执行相应的功能,系统程序流程图如图3所示。

g.jpg


6 结语
样机测量结果表明,系统频率测量误差小于0.05%,信号幅值测量误差小于1%,系统精度较高,能满足一般的工业要求,并且可以在显示模块上对被测信号进行很好的复现。系统重量小于0.5 kg,体积为:20 cm×15 cm×10 cm。


它克服了同类产品使用时操作复杂,精度低的缺点,并且所设计的数字示波器集成度高,工作过程受外界环境的干扰小,测量数据可视化,界面友好,可复现被测信号波形,故可作为一种内嵌式设备,嵌入到一些柔性工业测量系统当中,这在工业自动化领域和测试领域有广泛的应用前景。


关键字:数字示波器  数字信号处理器  可编程逻辑器件  信号测量 编辑:什么鱼 引用地址:http://news.eeworld.com.cn/Test_and_measurement/ic479356.html 本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:如何把示波器上的FFT做到极致
下一篇:消除测试设备对器件测量影响

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

高端示波器中的数字信号处理技术
图1. 90000-X示波器捕获板     图1是90000-X示波器的捕获板。90000-X示波器使用磷化铟技术,其硬件带宽可达33GHz,实时采样率可达80GSa/s,存储深度可达2GB。这些指标都达到了业界顶尖的水平。但是随着采样速率和存储深度的提升,数字信号处理能力成为一大挑战,传统的使用内置计算机的Matlab软件处理方式已经不能满足测试速度的要求。现在,90000和90000-X示波器采用FPGA硬件进行数字信号的处理,代表了示波器数字信号处理技术发展的方向。    90000和90000-X示波器的FPGA执行了如下处理,大幅度
发表于 2019-11-14
高端示波器中的数字信号处理技术
用数字荧光示波器对功率损耗进行高精度分析
  随着许多行业对开关电源需求的不断增长,测量和分析下一代开关电源的功率损耗就显得至关重要,本文介绍了如何利用TDS500O系列数字荧光示波器,加上TDSPWR2功率测量软件进行功率损耗分析。  新型的开关电源(SMPS,SwitchModePowerSupply)需要给具有数据传输速度高和GHz级处理器提供较低的电压合很高的电流,这给电源设计人员在电源效率、功率密度、可靠性和成本几方面增加了无形的新压力。为了在设计中考虑到这些需求,设计人员采用了同步整流技术、有源功率因数校正和提高开关频率等新结构。这些技术也随之带来了某些更高的挑战,如:开关器件上较高的功率损耗和过度的EMI/EMC。  由于开关式电源耗散的功率决定了电源的效率
发表于 2019-11-13
用数字荧光示波器对功率损耗进行高精度分析
基于AT89S52单片机的简易数字示波器设计
摘要:介绍一种双通道简易数字示波器的设计方案,以AT89S52单片机作为控制核心,输入信号在经过预处理电路处理后,通过高速A/D转换器ADC0809,实现信号的实时采样、数据处理、存储并在液晶上显示,并用键盘做功能设置。该设计创新地实现了波形的存储/回放、双通道信号实时对比分析、程控放大提高灵敏度等方面。测试结果表明该系统稳定,具有测量频率高、波形清晰、可靠性高、成本低等特点,有很高的实用价值。0 引言数字示波器是一种用途十分广泛的电子测量仪器。与传统模拟示波器相比,数字存储示波器不仅具有可存储波形、体积小、功耗低,使用方便等优点,而且还具有强大的信号实时处理分析功能,在电子电信类实验室中使用越来越广泛。随着电子技术的发展和电路
发表于 2019-11-07
基于AT89S52单片机的简易数字示波器设计
使用数字荧光示波器调试功率因数校正电路
一、快捷简易地分析带有有源功率因数校正电路的开关电源中的波形为了获得高功率因数,大多数开关电源设计都采用了有源功率因数校正电路。虽然这一设计可极大提高效率,但也给数字示波器的波形分析带来了许多麻烦。而现在,则可通过装有TDSPWR2功率测量和分析软件的TDS5000系列、TDS7054或TDS7104数字荧光示波器(DPO)大大加快设计和调试工作。功率因数(PF)在技术方面是指实损耗的功率与视在功率之比,以0~1之间的小数表示。人们很早就知道,PF是正弦电压和电流波形之间的相位差。当AC 负载有电容或电感时,电流波形与电压不同相,而产生不被负载损耗的附加AC电流。这种附加电流可在电力电缆中产生12R的损耗。当把开关电源视为AC负载
发表于 2019-11-06
使用数字荧光示波器调试功率因数校正电路
选择数字示波器要注意哪些方面
  八十年代数字电路发展很快,而其测试工具——数字示波器也象雨后春笋。由于数字示波器价格比模拟示波器贵得多,所以我们在选择数字示波器时一定要按需要而定,不能盲目的追求高指标,否则会带来很朋的浪费。  一台低档次、高档次的数字示波器价格相差近50倍(8000元-50多万元)。  例如:美国吉时利的LC584AXL  4ch  1GHz  8Gs/s  16M  USD 47050.00  2ch  20Mhz  20M/s  1K  USD 800.00  怎样选择才算合理呢?  1、带宽  如需要精确测量带宽选择和最高被测信号频率的关系,我们先来看下面的一个例子:例如有一个50MHz的脉冲信号:  从上面不同带宽的示波器测量的图形
发表于 2019-11-05
电压监测装置发挥多重功用
市场趋势使得数字信号处理器(DSP)、微处理器及现场可程序门阵列(FPGA)制造商不断提高时脉频率以达到更高效能,同时也需要降低功耗,这两个相斥的条件造就了多重电轨装置的开发。一般多重电轨装置会有一个I/O电压,其功能为输入及输出供电,例如驱动系统总线,与既有逻辑设备进行通讯或点亮LED。I/O电压通常为3.3V或5.0V,是电路板上较高的电压之一。一个或多个较低的核心电压会用来驱动装置内的高频率逻辑。低核心电压允许逻辑迅速切换,同时可减少耗电,因为相较于较高电压,它能够降低切换耗损。 这些高效能多重电压装置需要核心电压的紧密公差(tight tolerance),才能使内部逻辑正确运作,并恰当执行软件程序代码。此外,在多重电压
发表于 2015-04-08
电压监测装置发挥多重功用
小广播
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2019 EEWORLD.com.cn, Inc. All rights reserved