PCIe 3.0 Tx 信号品质一致性测试方法和步骤

2019-11-16来源: eefocus关键字:PCIe  3  Tx  信号品质  一致性测试

现在有许多公司和单位,正在进行PCIe 3.0 主板的研发,进行PCIe 3.0 Tx信号品质的一致性测量和Rx接收性能的一致性测量是PCIe 3.0 系统研发所必不可少的一步。本文基于2011年5月Intel在上海举办的PCIe 3.0 Workshop的方法,介绍PCIe 3.0 Tx 信号品质一致性测试方法和步骤。另一篇博文再介绍PCIe 3.0 Rx接收性能的一致性测试方法和步骤。
-------------------------------------------------------------------------------------------------
一、PCIe 3.0 Tx一致性测试点
    1、PCIe 3.0 Tx一致性测试点定义在连接器处
    2、虽然测试的是Tx,但是通过在接收芯片Rx处的信号品质来判断Tx是否满足规范要求,所以测试时需要嵌入插卡Add-in Card(对于主板Motherboard测试来说)或主板(对于Add-in Card测试来说)上的传输通道和接收芯片封装的影响,同时需要分析软件内嵌均衡算法,得出PCIe 3.0的信号经过芯片封装、主板、连接器、插卡、封装、均衡器(这是针对主板测试;针对插卡测试则是:封装、插卡、连接器、主板、封装、均衡器)传输通道后的波形。


    测试时,使用夹具模拟插卡或主板上的传输通道,但是需要使用示波器InfiniiSim工具嵌入封装来模拟封装的影响。
PCIe <wbr>3.0 <wbr>Tx <wbr>信号品质一致性测试方法和步骤

二、PCIe 3.0 Tx一致性测试仪器和附件要求
   1、示波器带宽的要求:12GHz。如果使用的是更高带宽的示波器,需要把带宽限制到12GHz。
   2、PCIe 3.0 CLB和CBB测试夹具(测试主板使用CLB,测试插卡使用CBB)。
   3、需要1对SMP(m)-SMA(f)电缆(测试时钟信号用);1对稳相SMA(f)-SMA(f)电缆(测试8Gbps信号用,要求非常高);1对SMA(m)-SMP(m)适配电缆(用于连接夹具和稳相SMA-SMA电缆);多个50ohm SMP匹配负载;SMA匹配负载插拔扳手。
PCIe <wbr>3.0 <wbr>Tx <wbr>信号品质一致性测试方法和步骤


三、PCIe 3.0 Tx一致性测试仪器连接
    PCIe 3.0 Tx一致性测试与PCIe 2.0一样使用双端口测试分析方法,即需要同时捕获时钟信号和数据信号,用Sigtest进行后分析。
    用SMP-SMA电缆连接时钟信号,用SMA-SMA电缆连接数据信号。示波器内要对时钟信号和数据信号做差,如果使用Infiniium示波器,把时钟连接到1和3通道,把数据连接到2和4通道,Infiniium示波器内部的FPGA可以自动1-3和2-4做差运算,减少捕获波形和运算时间。
   示波器需要捕获1M个UI数据量,一般设置内存深度为5MB,采样速率设置为40GSa/s即可。
   最新的Sigtest软件可以从www.pcisig.com上下载。
PCIe <wbr>3.0 <wbr>Tx <wbr>信号品质一致性测试方法和步骤

四、让被测件产生测试码型
    为了正确的捕获测试码型,需要让被测件产生测试码型。特别是PCIe 3.0 的测试码型与以前各种总线接口的测试码型都不同,如下图所示,测试码型包括:低频部分,高频部分和正常数据部分。
PCIe <wbr>3.0 <wbr>Tx <wbr>信号品质一致性测试方法和步骤
    在测试夹具上有个开关,可以把时钟信号通过一个开关连接到lane0(通过实验,发现其他lane也可以)。开关是一个按钮,当按下时会接通信号,这样时钟信号就会给lane0一个激励,这个激励会让被测芯片切换测试模式,针对PCIe 3.0的测试,需要按10次,通过示波器可以观察测试模式输出的码型。
    下图是连接示意图,用SMP-SMP电缆把时钟信号连接到lane0,同时要把时钟双向小开关切换到SMP输出端。

PCIe <wbr>3.0 <wbr>Tx <wbr>信号品质一致性测试方法和步骤
    下面是解释使用一致性测试夹具CLB(Compliance Load Boad)产生测试码型的原理。
PCIe <wbr>3.0 <wbr>Tx <wbr>信号品质一致性测试方法和步骤

五、使用InfiniiSim工具嵌入封装参数、
    因为PCIe 3.0 Tx的测试包括传输通道和封装,需要把接收芯片的封装影响嵌入到信号里,通过InfiniiSim工具可以做这件事情。InfiniiSim是一个嵌入和去嵌入工具,可以嵌入传输线或封装的影响,或把传输线或封装的影响去掉。但是,需要使用测试手段或仿真手段提取传输线或封装的S参数。
   下图是InfiniiSim工具界面,选择嵌入夹具或电缆的影响,导入S参数文件。
PCIe <wbr>3.0 <wbr>Tx <wbr>信号品质一致性测试方法和步骤
    PCIe 3.0接收芯片封装的S参数可以转换成图形的方式显示出来,可以显示频响曲线,可以显示时域阶跃响应曲线。
PCIe <wbr>3.0 <wbr>Tx <wbr>信号品质一致性测试方法和步骤


六、使用Sigtest软件进行波形参数分析,并生产测试报告,判断结果
    嵌入封装影响后,用示波器采集封装影响后的波形文件(数据信号),直接采集时钟信号,分别存储成独立的文件(一个时钟信号文件,一个数据信号文件),未来提高存储速度,建议存为.bin或.wfm等二进制格式的文件。然后,把文件导入到SigTest分析工具里进行后分析处理,如下图所示。
    数据类型(Data Type)选择:Dual Port Differential。
    输入正确的采样间隔(50GSa/s采样率对应为20ps, 40GSa/s采样率对应为25ps)。
    选择正确的模板文件:PCIE_3_8GB_DUAL_PORT_MULTI_CTLE_DFE.
PCIe <wbr>3.0 <wbr>Tx <wbr>信号品质一致性测试方法和步骤
    运行SigTest软件后,测试结果和生成测试的报告如下图所示。从报告中可以看出测试结果是Pass还是Fail,以及具体参数的测试结果。
PCIe <wbr>3.0 <wbr>Tx <wbr>信号品质一致性测试方法和步骤

PCIe <wbr>3.0 <wbr>Tx <wbr>信号品质一致性测试方法和步骤

关键字:PCIe  3  Tx  信号品质  一致性测试 编辑:什么鱼 引用地址:http://news.eeworld.com.cn/Test_and_measurement/ic480187.html 本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:如何建立信号完整性实验室?
下一篇:平板电脑中的数字测量技术

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

BittWare 联手Achronix推出7nm Speedster7t PCIe 加速卡
Molex旗下的 BittWare 公司是一家领先的企业级 FPGA 加速卡产品的供应商,产品适合各种高要求的计算、网络及存储应用使用,公司宣布已经与 Achronix 半导体公司达成战略协作关系,即将推出 S7t-VG6 PCIe 加速卡产品──这是一种功能丰富的 PCIe 卡,支持全新的 Achronix® 7 纳米 Speedster®7t FPGA。这种下一代的产品提供了一系列突破性的功能,包括成本低而又高度灵活的 GDDR6 存储器,可以提供 HBM 级的内存带宽,以及高性能的机器学习处理器和革命性的 2D 片上网络,从而实现极高带宽与高能效的数据移动。 BittWare 总裁 Jeff Milrod 表示
发表于 2019-11-18
BittWare 联手Achronix推出7nm Speedster7t PCIe 加速卡
Diodes 推出符合车规级PCIe 2.0 封包切换器,满足进阶功能需求
Diodes 公司 宣布推出 PI7C9X2G304EVQ 及 PI7C9X2G404EVQ PCIe 2.0 封包切换器,分别具备 3 端口/4 通道及 4 端口/4 通道。这两款封包切换器均符合汽车规格,可用于远程信息/ADAS、导航系统、车内无线路由器及 V2V 和 V2X 通讯等新兴应用。 这些部件专为提供简单的解决方案而设计,可支持汽车产业的进阶功能,提高 SoC、ASSP、MPU 及 FPGA 上的 PCIe 端口的扇出。这些装置皆符合 AEC-Q100 Grade 2 等级规范,作业温度范围介于 -40°C 至 +105°C,通过 PPAP,且以 IATF 16949 标准认证的生产设施制造。 
发表于 2019-11-14
Diodes 推出符合车规级PCIe 2.0 封包切换器,满足进阶功能需求
Intel预计2021年处理器升级LGA4677插槽并 支持PCIe5.0
    随着AMD在消费级平台锐龙3000+X570主板上首发PCIe 4.0,这个标准已经从服务器市场走向DIY市场了。在PCIe 4.0之后是PCIe 5.0标准,Intel预计在2021年的处理器上升级LGA4677插槽,将会支持PCIe 5.0。从最新的爆料来看,Intel在未来两年里会有一波LGA插槽升级,桌面版的从LGA111升级到了LGA1200,也就是Comet Lake及400系芯片组。服务器市场上,现在的LGA3647会在2020年升级到LGA4189。这还不算完,2021年还会新一代插槽LGA4677,这一代则会加入PCIe 5.0支持,不过不能确定是首发,因为2021年的时候
发表于 2019-10-19
Intel预计2021年处理器升级LGA4677插槽并 支持PCIe5.0
PCIe Gen4与UPI互联 英特尔出货Stratix 10 DX FPGA
“它的独特之处就是高带宽以及低时延,该产品是英特尔首个支持PCIe Gen4的FPGA,同时它采取了超路径互连UPI。”近日,Stratix 10 DX FPGA产品正式向合作伙伴出货。英特尔公司网络和自定义逻辑事业部副总裁兼FPGA和电源产品营销总经理Patrick Dorsey先生,就新产品以及未来的产品规划,接受了EEWorld记者的采访。搭配UPI性能全面提升Stratix 10 DX FPGA支持英特尔超路径互连(UPI)和PCI-Express (PCIe) Gen4 x16,同时还支持英特尔傲腾技术来提供灵活高性能加速。Patrick Dorsey先生首先对Stratix 10 DX做了详细的介绍:“UPI
发表于 2019-09-24
PCIe Gen4与UPI互联 英特尔出货Stratix 10 DX FPGA
泰克PCIe5专题上海开讲, PCI-SIG前主席担任专题导师
泰克实验室开放日活动【PCIe4/PCIe5专题】于9月17~19日在泰克上海办公室举行,活动首日的公开课环节,特邀PCI-SIG前Chairman - Dan Froelish担任PCIe5专题的导师,为工程师们带来PCIe的最新信息。Dan与参会工程师分享了PCI5.0以及PCIe6.0规范的最新进展,设计和测试将面临的挑战,测试方法论的逻辑及其实现方法。加入泰克前,Dan曾担任PCI-SIG电气工作组联合主席(co-chair)和技术编辑,负责PCIe4.0和PCIe5.0电气规范部分的开发。在2005-2018年间,Dan还担任PCI-SIG CEM 工作组的主席和技术编辑,负责PCIe2.0/3.0/4.0
发表于 2019-09-19
泰克PCIe5专题上海开讲, PCI-SIG前主席担任专题导师
TX2440裸机程序-nand flash
一、开发环境说明开发板:TX2440Acpu:s3c2440nand flash:K9F2G08U0B(256M)编译软件:ADS1.2二、nand flash简介2.1K9F2G08U0B的存储阵列图 2-1 K9F2G08U0B的存储阵列由图2-1,我们可以知道:K9F2G08U0B的一页为(2K+64)字节(2K 表示的是 main 区容量,64 表示的是 spare 区容量),它的一块为 64 页,而整个设备包括了2048个块。这样算下来一共有 2112M 位容量,如果只算 main 区容量则有256M 字节(即 256M×8 位)。要实现用 8 个 IO 口来要访问这么大的容量,如图 2-1 所示:K9F2G08U0A
发表于 2019-11-25
TX2440裸机程序-nand flash
小广播
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2019 EEWORLD.com.cn, Inc. All rights reserved