虚拟FPGA逻辑验证分析仪的设计

2019-12-03来源: elecfans关键字:虚拟FPGA  逻辑验证分析仪  逻辑时序

虚拟FPGA逻辑验证分析仪的设计


随着FPGA技术的广泛使用,越来越需要一台能够测试验证FPGA芯片中所下载电路逻辑时序是否正确的仪器。目前,虽然Agilent、Tektronix 等大公司生产的高端逻辑分析仪能够实现FPGA电路的测试验证功能,但此类仪器价格高昂,一般要十万、数十万人民币。所以,研究开发价格适中且具有逻辑分析仪和FPGA电路的测试验证功能的仪器是非常有价值的。



本文所介绍的基于虚拟仪器技术的逻辑验证分析仪,采用FPGA技术来实现仪器硬件部分的主要设计,应用图形化编程语言LabVIEW来实现仪器的测试软件设计。文中阐述了虚拟FPGA逻辑验证分析仪的总体设计方案及其工作原理,并对仪器的两个主要工作环节的开发设计作了具体介绍。虚拟FPGA逻辑验证分析仪除了具有FPGA电路的基本测试验证功能,还具有逻辑分析仪和产生激励信号的功能。它是微机系统及数字电路设计、侦错、软件开发和仿真的理想仪器。


虚拟FPGA逻辑验证分析仪的设计


1 虚拟FPGA逻辑验证分析仪的总体设计


虚拟FPGA逻辑验证分析仪是把计算机作为数据的显示控制,显示器和鼠标、键盘作为仪器的用户面板,其组成框图如图1所示。

图1 虚拟FPGA逻辑验证分析仪组成框图

本仪器的基本工作原理是:由计算机编辑输入电路的仿真激励信号给所设计的被测电路,同时进行采集和存储,再传送回计算机,最后进行电路的逻辑时序分析等,从而实现仪器的FPGA电路的基本测试验证功能以及逻辑分析仪功能和产生激励信号的功能。仪器的工作步骤如图2所示。

图2 虚拟FPGA逻辑验证分析仪工作流程图

2 虚拟FPGA逻辑验证分析仪的硬件设计


虚拟FPGA逻辑验证分析仪的硬件组成包含三个部分:


①主板,具有数据采集、数据存储、定时计数、主板与计算机进行数据通信等多种功能。由于FPGA(现场可编程门阵列)可实现无限次地反复编程,快速方便实用,具有可现场模拟调试验证等特点,所以本系统中比较复杂的控制器部分、采样部分等都采用FPGA实现;其他的由外围芯片组成。外围芯片上主要有RAM及数据缓冲和锁存等数据通道部分。
②FPGA被测电路板。
③通用的个人计算机,具有运行图形化编程软件的能力。


3 虚拟FPGA逻辑验证分析仪的软件设计


虚拟逻辑验证分析仪的软件设计采用NI公司的图形化编程语言工具LabVIEW7.0。FPGA测试验证软件是一款包含数字波形打开、编辑、保存、浏览的高性能软件,在硬件的配合下,可以完成数字波形的下载,即将编辑生成波形以数据形式加载到被测FPGA电路板的激励端口,并从输出端口取回测试数据显示,以验证用户下载到被测FPGA电路板中的可编程逻辑设计是否正确。软件的主界面如图3所示。

图3 软件主界面

介绍虚拟FPGA逻辑验证分析仪的两个工作环节


1 编辑激励信号


虚拟FPGA逻辑验证分析仪的激励信号源采用纯软件LabVIEW来实现,该激励信号源可选择以真值表方式(按位方式)或编码表(总线方式)打开、编辑或保存数字激励波形,并可选择周期数。其主要技术指标如下。


①输入方式:真值表、总线方式编辑输入;
②输出通道:13个输出激励信号数据通道;
③显示方式:
A:时序波形显示,可水平位移和水平伸缩;
B:数据显示,分为二进制、十六进制显示。


2 测量被测电路板


在虚拟FPGA逻辑验证分析仪的工作流程中,测量被测电路板这一工作即将编辑好的仿真激励信号输入给所设计的被测电路板,同时进行采集和存储所测试电路板的数据。该步骤中的采集工作主要采用FPGA来实现,存储工作用RAM来完成。通过分析论证,本设计采用ALTER公司Cyclone系列的芯片,型号为EP1C6Q144。它采用1.5V内核电压,内嵌92160位存储区间,可提供两个锁相环和双信数据传输速率(DDR)的接口电路。设计中,逻辑分析仪电路及采集电路的主要技术指标如下。


①采集时钟:外时钟和内时钟;
②内时钟频率:25kHz、50kHz、100kHz、250kHz、500kHz、1MHz、5MHz、10MHz;
③采集存储点数:1~2048;
④触发方式:时钟触发、外部触发、字触发和按键触发。
 
结束语


本文所介绍的虚拟FPGA逻辑验证分析仪,采用FPGA技术来实现仪器硬件部分的主要设计,应用图形化编程语言LabVIEW来实现仪器的测试软件设计。事实证明,该方案设计的虚拟FPGA逻辑验证分析仪不但具有FPGA电路的基本测试验证功能,还有逻辑分析仪和产生激励信号的功能。通过实用证明,该仪器具有功能强大、稳定性好、可扩展性强及操作方便灵活等特点,是教学、实验和科研的很好的辅助仪器。

关键字:虚拟FPGA  逻辑验证分析仪  逻辑时序 编辑:什么鱼 引用地址:http://news.eeworld.com.cn/Test_and_measurement/ic481762.html 本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:利用频谱和矢量信号分析仪进行频域测量
下一篇:虚拟信号频谱分析仪的设计

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

FPGA虚拟化技术将成为未来主攻方向
利用FPGA虚拟化突破时空限制 在传统的FPGA开发模型中,使用者通常使用硬件描述语言(HDL)对应用场景进行建模,然后通过特定的FPGA开发工具将硬件模型映射到FPGA上,最终生成可以运行的FPGA映像。 这种开发模式的另外一个主要缺点是,FPGA只能由单一用户开发和使用,而与应用场景、FPGA的产品种类等无关。比如对于一个对资源需求不大、而且不需要连续运行的应用而言,大部分FPGA的硬件资源在大部分时间内都会闲置。很显然,这样很难在时空范围内对FPGA进行充分利用,见下图。 为了提高FPGA的开发效率、更好的利用FPGA的逻辑资源、方便FPGA的大规模部署和应用,需要将FPGA进行一定程度的逻辑
发表于 2019-01-14
FPGA虚拟化技术将成为未来主攻方向
采用FPGA低成本虚拟测试系统实现
      本文选用FPGA实现数据处理、逻辑控制,充分利用PC机,结合Labwindows图形化上层应用软件界面生成的虚拟测试系统具有较强的竞争力。本系统在FPGA单板单片主控器件控制下,实现两路独立、幅值可控的信号发生器,一路虚拟存储示波器,具有外部触发信号和采样时钟的16路高速逻辑分析仪。 硬件设计 2.1硬件系统框图       硬件系统设计是以并行处理能力强、可重配置的低端FPGA单片EP1C6为主控器件。图1所示为硬件系统框图,是由参考电压及选择模块、USB2.0接口模块、电源设计模块、高速存储模块、示波器调理输入A/D转换
发表于 2016-10-21
采用FPGA低成本虚拟测试系统实现
基于FPGA的USB2.0虚拟逻辑分析仪的设计与实现
,支持调制解调器全功能信号,无需任何外部的USB器件。其功能强大,采用MLP-28封装,尺寸仅为5mm×5mm,占用空间非常小,非常适合大数据 量处理与传输电路系统的设计与应用。   实际应用中,系统只需使用CP2102基本的输入/输出数据线与复位信号线。其接口原理如图2所示。   系统启动时, 单片机RB1端口发送一低电平至CP2102复位端,芯片复位,然后保持复位端高电平,CP2102正常工作。                     图3 系统面板  实验操作   采用LabView7.1开发的虚拟操作平台,可以方便实现仪器的操作控制。实验开始前,首先选择通信端口,建立PC与本系统的通信;设置触发 电平,设置采样频率(外部、内部
发表于 2016-04-18
Altera加入OPNFV开源平台,在网络功能虚拟化上发挥FPGA的价值
2015年7月8号,北京——Altera公司(NASDAQ: ALTR)今天宣布,公司加入了NFV开放平台(OPNFV),这是运营商级、集成、开源的灵活平台,旨在使用NFV(网络功能虚拟化)加速新产品和服务的推出。作为一个开源项目,OPNFV定位于把标准组织、开源社区和商业提供商的工作整合起来,为业界提供事实上的标准开源NFV平台。 NFV使用IT虚拟化技术将整个网络节点功能虚拟化为构建模块,进行连接或者构成链路,建立通信服务。Altera将参加OPNFV内部工作组,将FPGA加速器应用扩展到虚拟机中,在业界标准的大批量服务器、存储和云计算基础设施顶层运行不同的软件和进程。 Altera通信业务
发表于 2015-07-08
Altera加入OPNFV开源平台,在网络功能虚拟化上发挥FPGA的价值
基于FPGA的虚拟DPO设计方案
处理与显示。由于采用FPGA设计,系统的复杂度大为降低,也方便升级与更新,同时,可通过USB口对FPGA模块进行供电,极大的方便了工程师的调试,使该DPO具有很好的便携性。   总体方案设计与论证   虚拟数字荧光示波器可以简单描述为这样一个系统:用户通过PC机菜单设定采集触发参数,示波器根据用户的设定采集数据,并将采集到的数据做数字荧光处理,生成波形图像经DPX处理后经USB传送到PC机最后在液晶屏上显示出来,同时,采集到的数据还可以做进一步的分析处理。因此,示波器可以分成两大部分,一部分负责监控命令和波形、菜单的显示;另一部分负责高速数据采集和数字荧光成像。[page]   2.1总体框图   根据上述分析,制定以下
发表于 2015-07-03
基于FPGA的虚拟DPO设计方案
测试检验电路时序的FPGA逻辑验证分析仪
  随着FPGA技术的广泛使用,越来越需要一台能够测试验证FPGA芯片中所下载电路逻辑时序是否正确的仪器。目前,虽然Agilent、Tektronix 等大公司生产的高端逻辑分析仪能够实现FPGA电路的测试验证功能,但此类仪器价格高昂,一般要十万、数十万人民币。所以,研究开发价格适中且具有逻辑分析仪和FPGA电路的测试验证功能的仪器是非常有价值的。   本文所介绍的基于虚拟仪器技术的逻辑验证分析仪,采用FPGA技术来实现仪器硬件部分的主要设计,应用图形化编程语言LabVIEW来实现仪器的测试软件设计。文中阐述了虚拟FPGA逻辑验证分析仪的总体设计方案及其工作原理,并对仪器的两个主要工作环节的开发设计作了具体介绍。虚拟FPGA逻辑
发表于 2015-07-15
测试检验电路时序的FPGA逻辑验证分析仪
小广播
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2019 EEWORLD.com.cn, Inc. All rights reserved