应用逻辑分析仪的CPLD设计及功能测试

2019-12-04来源: elecfans关键字:应用逻辑分析仪  CPLD  功能测试

一、实验目的                                                                      

1. 熟悉CPLD的开发软件的基本使用。
2. 掌握CPLD逻辑电路设计方法。
3. 会用逻辑分析仪进行数字电路的测试分析。


二、实验任务和内容

1. 在CPLD中设计一个多位计数器电路,设计要求为: 
(1)6位十进制加法/减法计数器,运行过程中可改变加法或减法;
(2)输入计数信号频率最高1MHz,信号电平为0~5V的脉冲信号。
(3)6位数码管动态扫描显示,显示亮度均匀,不闪烁。
(4)有手动清零按键。
2.对设计的电路进行软件仿真
3.计数器电路的CPLD下载、实验调试。
4.使用虚拟逻辑分析仪进行调试和测试

三、实验器材

  1. 1.SJ-8002B电子测量实验箱                           1台 
    2.计算机(具有运行windows2000和图形化控件的能力       1台 
    3.函数发生器                                         1台 
    4. SJ-7002 CPLD实验板                                 1块 
    5 . 短接线若干



四、实验原理

   4.1 CPLD介绍

   可编程逻辑器(PLD)是70年代发展起来的一种划时代的新型逻辑器件,一般来说,PLD器件是由用户配置以完成某种逻辑功能的电路。80年代末,美国ALTERA和XILINX公司采用E2CMOS工艺,分别推出大规模和超大规模的复杂可编程逻辑器件(CPLD)和现场可编程逻辑门阵列器件(FPGA),这种芯片在达到高度集成度的同时,所具有的应用灵活性和多组态功能是以往的LSI/VLSI电路无法比拟的。到90年代,CPLD/FPGA发展更为迅速,不仅具有电擦除特性,而且出现了边缘扫描及在线编程等高级特性。另外,外围I/O模块扩大了在系统中的应用范围和扩展性。较常用的有XILIN X公司的EPLD和ALTERA及LATTICE公司的CPLD。


    CPLD/FPGA的设计开发采用功能强大的EDA工具,通过符合国际标准的硬件描述语言(如VHDL或VERILOG-HDL)来进行电子系统设计和产品开发,开发工具的通用性,设计语言的标准化以及设计过程几乎与所用的CPLD/FPGA器件的硬件结构没有关系,所以设计成功的逻辑功能软件有很好的兼容性和可移植性,开发周期短;易学易用,开发便捷。


    尽管CPLD、FPGA以及其它类型的PLD器件的结构各有其特点和长处,但是概括起来它们都是由三大部分组成的:(1)一个二维的逻辑块阵列,构成器件的逻辑组成核心;(2)输入/输出块(3)连接逻辑块的互联资源,连线资源由各种长度的线段组成,也包括用于连接逻辑块之间,逻辑块与输入输出部分的可编程连接开关。


    本CPLD实验电路板选用ALTERA公司的EPM7128SLC84器件,EPM7128SLC84的特点为:84引脚Pin,内部有128个宏单元、2500个等效逻辑门、15ns的速度、PLCC84封装形式。除电源引脚、地线引脚、全局控制引脚和JTAG引脚外,共提供了64个可用I/O脚,这些引脚可以任意配置为输入、输出和双向方式。

图1   CPLD芯片EPM7128SLC84外形图

   4.2 CPLD(FPGA)器件的设计和验证步骤

   一般可分为设计输入、编译、功能仿真和时延仿真、器件下载(编程)、硬件电路三个设计步骤以及相应的功能仿真、时序仿真和器件测试三个设计验证过程。


   (1).设计输入:设计输入有多种方式,目前最常用的有电路图和硬件描述语言两种,对于简单的设计,可采用原理图的方式设计,对于复杂的设计可使用原理图或硬件描述语言(Verilog、AHDL、VHDL语言),或者两者混用,采用层次化设计方法,分模块层次地进行描述。原理图设计方法主要是按照数字系统的功能采用具体的逻辑器件组合来实现的,把这些由具体器件实现逻辑功能的电路图输入到软件当中。这种设计方法比较直观。硬件描述语言设计方法主要把数字系统的逻辑功能用硬件语言来描述
  (2)编译:编译前先选择器件的系列、型号,分配输入/输出管脚进行管脚,然后开始编译编译是指从设计输入文件到熔丝图文件(CPLD)或位流文件(FPGA)的编译过程。在该过程中,编译软件自动地对设计文件进行综合、优化,并针对所选中的器件进行映射、布局、布线、产生相应的熔丝图或位流数据文件。
  (3)仿真:分为功能仿真(FuncTIonal)和时延(TIming)仿真:编译成功的设计并不一定完全正确,可通过仿真来验证电路是否达到设计要求,基本思路是首先用波形编辑器编辑仿真文件,给输入加载不同的激励信号,然后运行仿真器,产生对应的输出,根据输入和输出的关系,以此判别设计的正确性。
  (4)器件编程:器件编程就是将熔丝图文件或位流数据文件下载到相应的CPLD或FPGA器件中。
  (5)系统硬件电路测试

图2    CPLD设计流程

   4.3 设计软件的使用

    对CPLD的设计可使用ALTERA公司的MAX-PLUSⅡ或Quartus Ⅱ,设计的主要步骤为: 
  (1)创建或打开一个工程。 
  (2)原理图输入方式:新建一个图形文件,输入符号(代表子模块或元件、输入输出引脚),连线,存盘。如图4所示为采用两片74190级联的两位十进制计数器电路,文件名为Z74190.gdf。 
  (3)文本输入方式:新建一个文本文件,输入HDL语言编写的电路,存盘。 
  (4)选择芯片为CPLD实验电路板选用的EPM7128SLC84器件,分配引脚。
  (5)波形仿真,首先新建空白的波形文件,导入本设计电路的输入输出节点,给输入节点按照需要指定时钟信号和高低电平,开始仿真,得到结果,再分析结果。如图5为Z74190.gdf的仿真文件波形。 
  (6)CPLD程序的下载:我们采用的是并口下载电缆ByteBlaster,它可以对MAX7000S系列进行在线编程。该下载电缆具有以下几个部分:与PC机并行口相连的25针插座头、与PCB板插座相连的10针插头。其示意图如3所示。

图 3   并行电缆下载示意图

设计举例:图 4和图 5分别是用原理图方式设计的2位十进制计数器的原理图和软件仿真波形图。

      

图4两位十进制计数器电路图

图11-5 两位十进制计数器电路仿真波形图  

   

   4.4 CPLD实验电路板原理和虚拟逻辑分析仪使用

   实验电路板的组成和虚拟逻辑分析仪的使用在本实验指导书的“实验四 逻辑分析仪的原理和应用”中已作了说明,请读者参考。图6 为CPLD板的详细电路图。CPLD与62芯插座定义表见表1和CPLD可供用户自定义的引脚见表2。


  1. 使用CPLD板的1.000MHz的晶振时钟,需放置CPLD板上S1短路块位置在右面。

表1   CPLD和62芯插座连线引脚定义

引脚名称

CPLD
芯片引脚

62芯插座引脚

说明


引脚名称

CPLD对应脚

62芯插座引脚

说明

DO0

P40

16

连接逻辑分析仪的24个输入通道

DO24

P63

28

系统保留

DO1

P36

48

DO25

P76

60

DO2

P41

17

DO26

P64

29

DO3

P44

49

DO27

P75

61

DO4

P45

18

DO28

P68

30

DO5

P46

50

VCC

P3,P13,
P26,P3
P43,P5,
P66,P78

31,62

+5V电源

DO6

P48

19

DO7

P49

51

DO8

P50

20

DO9

P51

52

GND

P1,P7,
P19,P32,
P42,P47,
P59,P72,
P82,P84

13,44

电源地

DO10

P55

21

DO11

P52

53

DO12

P54

22

DO13

P65

54

DO14

P57

23

CPLD时钟源 
sourceCLK

P83

45

由S1短路 
选择接 
CPLD-CLK1

DO15

P67

55

DO16

P56

24

DO17

P69

56

DO18

P58

25

outsideclk

P39

15

选择接(P83)

DO19

P70

57

allCLR

P35

47

系统总清零

DO20

P61

26

outside_tri

P37

14

外部触发

DO21

P73

58





DO22

P60

27





DO23

P74

59





表2    用户可用的CPLD自定义I/O引脚


P4

P5

P6

P8

P9

P10

P11

P15

P16

P17

P18

P20

P21

P22

P24

P25

P27

P28

P29

P30

P31

P77

P79

P80

P81


 

图6   CPLD实验板电路原理图


五、设计指导:

   设计和调试的过程是:①任务分析,层次分解,得到顶层设计框图,大致确定每个子模快(子电路)的功能、输入和输出;②子模快电路设计和软件仿真;③完成顶层电路设计,顶层仿真;④分配引脚,下载,连线和调试。


   软件仿真注意尽量给定符合实际电路工作的输入电平、时钟,仿真最小间隔不小于20ns,仿真时间长短适中。


   5.1 设计任务分析

   根据设计任务,可分为两大部分:多位计数器电路和计数结果动态显示电路。根据CPLD电路的层次化设计功能,设计出如图7所示的顶层设计框图。


   6位十进制的计数器对输入的脉冲计数,有加减计数控制和清零计数值控制,输出6位十进制计数值,每位都用4位BCD码表示,共有24根线。


   根据动态扫描显示的需要,必须设计一个6位BCD选1的多路数据选择器,输出的一位BCD码(4根线)送给BCD-七段译码器译成段信号,从CPLD输出给数码管的7段。同时多路数据选择器的控制选通信号需要3根,必须与6位数码管的位选信号同步。

[1] [2]
关键字:应用逻辑分析仪  CPLD  功能测试 编辑:什么鱼 引用地址:http://news.eeworld.com.cn/Test_and_measurement/ic481922.html 本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:虚拟信号频谱分析仪的设计
下一篇:比较逻辑分析仪与示波器之间的区别

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

史海沉钩!FPGA三国志 技术大全
本文的作者是Altera一位员工,文中观点虽不免偏颇,但非常有助于对整个FPGA技术有个全面的了解。  FPGA三国志-第一篇/不可不看的故事 CPLD的时代 我在12年前,偶然接触PLD,没有想到自己居然就在这个行当里安身下来。可是这个行业也的确是个飞速发展的行业,十多年过去后,从当初的接近十家主要供应商,到今天已经激烈搏杀后,只有差不多如文章题目一样,成为了今天三足鼎立的局面。想来想去,决定以这个名字文章主题。同时也和大家分享我多年来的一些经历和感受。  全局布线,ISP,PLD,宏单元机构,成为PLD市场必备的武器。 CPLD时代,进入我国最早的供应商
发表于 2019-06-26
史海沉钩!FPGA三国志 技术大全
AVR单片机读写CPLD
项目中需要使用CPLD完成一部分算法设计,参数由AVR给出,因此需要完成AVR和CPLD的通信。因此写了一个测试程序。CPLD挂在AVR的数据和地址总线上,AVR使用ATmega128,在CPLD中设置几个寄存器,通过AVR读写寄存器来实现两者之间的通信。 Mega128的外部存储空间从0X1100开始,因此只需要配置相应的寄存器后读取或者写入相应的地址就可以,程序比较简单,注释中都有说明,仅供参考。 /******************************************************************* 名称:mian.c 功能:测试AVR与CPLD的通信
发表于 2018-04-18
STM32通过FSMC读写CPLD
STM32通过FSMC读写CPLD的程序,CPLD挂在STM32的地址线和数据线上,将CPLD看做片外RAM的方式来进行读写,在我做的板子上CPLD挂在第四个区,因此基地址是0x6c000000,通过FSMC来进行读写,程序较为简单,具体的地方在函数中都有注释,仅供参考。 /**************************(C) COPYRIGHT emouse 2011*************************** 名称:CPLD.c 功能:配置fsmc,CPLD读写函数 作者:emouse 时间:2011.1.2 版本
发表于 2018-04-18
单片机/CPLD结构体系在电子设计中的应用
    自20世纪80年代单片机引入我国以来,学习和应用单片机的热潮始终不减,特别是MCS51系列。这是由单片机的特点决定的。实际上,从单片机/CPLD应用通用数字集成电路系统,到广泛应用单片机,是我国电子设计在智能化应用水平上质的飞跃。据统计分析,单片机的销量单片机/CPLD到目前为止依然逐年递增,而且在很长一段的时间内,单片机依然会是电子设计的主角(虽然这一地址已经受到了CPLD的挑战)。     1 纯单片机系统优缺点    ①大量单片机/CPLD的外围芯片和接口电路使得单片机应用系统的设计变得简单而且快捷,新型单片机的上市和高级语言的支持(如C51
发表于 2018-04-02
单片机/CPLD结构体系在电子设计中的应用
CPLD器件在单片机控制器中的应用分析
    自动控制的对象五花八门、品种繁多,要求控制器能够模块化、标准化、灵活配置;进入商品经济时代,允许设计者的开发周期越来越短,从几年、几月缩短到几月、几天;有时合同临近结束前,用户还会提出更改设计条款的要求。因此,需要设计者开发出适应性强、便于修改、配置灵活的控制器,以满足用户需求,争得商机。    从成本考虑,有时以单片机为核心器件,量身度造地为被控对象设计专用控制器,仍是一种较好的选择。     CPLD器件与单片机结合优势互补、相得益彰    单片机的一些优缺点    单片机具有强大的信息处理、逻辑分析
发表于 2018-04-02
CPLD器件在单片机控制器中的应用分析
利用FPGA芯片进行逻辑芯片功能测试系统的设计与验证
下降和低端芯片的不断出现,使用FPGA作为主控芯片可以更适合于市场,且有利于对性能进行扩展。实验表明,该系统设计合理,能对被测芯片进行准确的功能测试。1.逻辑芯片功能测试的基本理论简介功能测试也称为合格-不合格测试,它决定了生产出来的元件是否能正常工作。一个典型的测试过程如下:将预先定义的测试模板加载到测试设备中,它给被测元件提供激励和收集相应的响应;需要一个探针板或测试板将测试设备的输入、输出与管芯或封装后芯片的相应管脚连接起来。测试模板指的是施加的波形、电压电平、时钟频率和预期响应在测试程序中的定义。元件装入测试设备,测试设备执行测试程序,将输入模板序列应用于被测元件,比较得到的和预期的响应。如果观察到不同,则表示元件出错
发表于 2019-12-03
利用FPGA芯片进行逻辑芯片功能测试系统的设计与验证
小广播
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2019 EEWORLD.com.cn, Inc. All rights reserved