同步关键的分布式系统时,新型Σ-Δ ADC架构来帮忙

2020-01-13来源: EEWORLD关键字:ADC架构  过采样ADC

摘要

 

本文介绍了基于SAR ADC的系统和基于sigma-delta (∑-Δ) ADC的分布式数据采集系统同步的传统方法,且探讨了这两种架构之间的区别。我们还将讨论同步多个Σ-Δ ADC时遇到的典型不便。最后,提出一种基于AD7770采样速率转换器(SRC)的创新同步方法,该方法显示如何在不中断数据流的情况下,在基于Σ-Δ ADC的系统上实现同步。

 

简介

 

您是否曾经想象过,自己正坐在一辆打破音障的超音速飞机上?自从协和式超音速喷射客机退役后,这似乎已经成了一个不可能实现的梦想,除非您是一名军机驾驶员或是一名宇航员。

 

身为一名电子工程师,我对一切事物的运作方式都非常着迷,比如对布谷鸟钟,我很好奇它的每个独立系统如何与其他系统和谐地保持同步。

 

我们生活的各方各面也是这样。我们生活在一个相互联系的世界,一切都是同步的——从银行服务器到智能手机的警报。区别就在于各种特定情况下要解决的问题的大小或复杂性、不同系统的同步与所需的精度(或者容差),或者要同步的系统的大小。

 

分布式系统

 

在独立设计中,使用的本地时钟或振荡器本身就会进行同步。但是,当独立设计需要集成到更广泛的系统(我们称之为分布式系统)中时,问题的角度会发生改变,独立系统也应该根据用例进行设计。

 

要计算一个系统中的电器的瞬时功耗,必须同时测量电流和电压。

 

通过快速分析,您可以用三种不同的方法来解决问题:

 

使用两个同步单通道ADC来测量电流和电压。

 

使用一个多通道同步采样ADC,它的每个通道都可能有一个ADC,或者每个通道有一个采样保持电路。

 

使用一个多路复用ADC,并且插入测量值,以补偿电压和电流测量之间的时间平移。

 

至此,您可能已经获得可以解决该问题的可靠解决方案,但是,如果我们扩展系统需求,从原来的单件电器辐射到整个应用,必须测量整个工厂中的每个交流电源插座的功率呢?现在,您原有的瞬时功耗设计必须分布应用于整个工厂,而且要保证其设计能够同时测量和计算每个交流电源插座功耗。

 

您现在面对的是一个分布式系统,它由一组相互独立但又紧密相关的子系统组成。每个子系统需要提供在同一时间点采样的数据,以便计算工厂的瞬时总功耗。

 

最后,如果我们继续扩展假设的应用示例,想象一下,如果要将您的原始设计集成到国家电网之中。现在,您检测的是数百万瓦功率,任何一个链路出现问题都会导致可怕后果,例如因为压力导致的线路损坏,反过来,这又可能导致停电,造成可怕后果,例如火灾,或者医院停电。

 

因此,所有系统都必须准确同步,也就是说,在整个电网中捕获的数据必须是在同一时刻捕获,无论各数据所处的地理情况如何,具体如图1所示。

 

 

图1.电网同步。

 

在这些情况下,您可以将其视为一个关键的分布式系统,且必须从每个感知节点获得连续的、完全同步的数据流。

 

与电网示例类似,这些要求也适用于航空航天或工业市场中的许多其他关键分布式系统示例。

 

奈奎斯特ADC和过采样ADC

 

在开始解释如何同步多个ADC的采样时刻之前,最好先了解每个ADC拓扑如何决定何时采样模拟输入信号,以及每种架构的优缺点。

 

奈奎斯特或SAR ADC:该转换器的最大输入频率由奈奎斯特或半采样频率决定。

 

过采样或Σ-Δ ADC:最大输入频率一般与最大采样频率成比例,一般约为0.3。

 

一方面,SAR ADC的输入信号采样时刻通过施加于转换开始引脚的外部脉冲进行控制。如图2所示,将一个通用转换开始信号应用到被同步系统中每个SAR ADC上,它们都会在转换起始信号的边缘同时触发采样。只要确保信号之间没有明显的延迟,即转换开始脉冲在同一时刻及时到达每个SAR ADC,系统同步就很容易实现。注意,到达转换开始引脚的脉冲与实际采样时刻之间的传播延迟不能因设备而不同,在采样速度相对较慢的精密ADC中,这种延迟不显著。

 

在应用转换开始脉冲之后的某个时间(也称为转换时间),转换结果将通过所有ADC的数字接口显示。

 

 

图2.同步基于SAR ADC的分布式系统。

 

另一方面,由于架构不同,Σ-Δ ADC操作也略有不同。在这种类型的转换器中,内部核心(即调制器)对输入信号采样的频率(调制器频率,fMOD)比奈奎斯特规定的最小频率高,因此它被称为过采样ADC。

 

通过按比严格需要的频率更高的频率采样,能够收集更多的样本。然后采用平均滤波器对所有ADC数据进行后处理,原因有二:

 

每4个平均样本,噪声降低1位。

 

平均滤波器转换函数是一个低通滤波器。当∑-∆架构将其量化噪声推向高频时,应该移除平均滤波器转换函数,如图3所示。所以,本次滤波由这个平均滤波器完成。

 

 

图3.∑-∆噪声整形。

 

样本的平均数量,即抽取率(N),会决定输出数据速率(ODR),输出数据速率是ADC提供转换结果的速率,单位为样本/秒,如公式1所示。抽取率通常是整数,带有一组可在数字滤波器上离散编程的预定义值(即N = 32、64、128等)。因此,通过保持fMOD常量,ODR将根据预定义值集内的N值进行配置。

 

 

平均过程通常由一个sinc滤波器在内部实现,调制器的模拟转换开始脉冲也在内部生成,因此不会从外部管控转换过程触发。这种类型的转换器实际会连续采样,跟踪输入信号,并处理获得的数据。一旦该过程(采样和平均)完成,转换器就会生成一个数据就绪信号,告知控制器数据可以通过数字接口回读。

 

如图4所示,∑-∆的工作流程可以概括为四个主要步骤:

 

调制器以fMOD频率对信号采样。

 

通过sinc数字滤波器对样本进行平均。

 

对sinc滤波器提供的数据进行偏移和增益校正。

 

数据就绪引脚切换,表示转换结果已就绪,可由控制器回读。

 

 

图4.Σ-Δ ADC工作流程图。

 

由于没有从外部控制何时触发内部采样,所以如果要对分布式系统中的多个Σ-Δ ADC进行同步,必须同时对所有数字滤波器实施复位,这是因为平均转换启动是由数字滤波器控制的。

 

图5显示在所有Σ-Δ ADC都采用相同的ODR和fMOD的情况下,对同步产生的影响。

 

 

图5.∑-∆系统复位同步。

 

与基于SAR ADC的系统一样,必须确保复位滤波脉冲同时到达各个子系统。

 

但是,请注意,数字滤波器每次复位时,数据流都会被中断,这是因为滤波器必须重新设置。在本例中,数据中断的持续时间由数字滤波器的顺序、fMOD和抽取率决定。在图6显示的示例中,滤波器的LPF特性将延迟时间,直到生成有效的输出。

 

 

图6.由于数字滤波器的建立时间导致的数据中断。

 

对分布式系统同步采样的启示

 

在分布式系统中,全局同步信号(我们称之为Global_SYNC)在所有模块/子系统之间共享。此同步信号可以由主系统或第三方系统(例如GPS 1 pps)生成,如图1所示。

 

接收到Global_SYNC信号后,每个模块必须重新同步每个转换器的瞬时采样(很可能是其本地时钟),以确保同时性。

 

在基于SAR ADC的分布式系统中,重新同步本质上很简单,如前一节所述:本地时钟(管理转换开始信号)再次与Global_SYNC信号匹配,之后同步获得信号。

 

这意味着要生成频率杂散,因为在同步期间,会在不同时间和距离采集一个样本,具体如图7高亮蓝色部分所示。在分布式应用中,这些杂散可能是可以接受的,而中断数据流在某些应用中则确实至关重要,例如前面提到的电力线监视之类的应用。

 

 

图7.调整SAR ADC转换过程,使之与全局同步信号匹配。

 

在基于∑-∆的分布式系统中,重新与Global_SYNC信号同步的过程会稍微复杂一些,这是因为调制器会持续对模拟输入信号采样,而转换过程也不像SAR ADC一样从外部控制。

 

要对多个基于∑-∆的分布式系统实施同步,一个简单的方法就是重置数字滤波器:丢弃收集和存储的要在平均滤波器上使用的所有调制器示例,并且清空数字滤波器。这意味着:根据数字滤波器的顺序,它需要一些时间才能再次确定其输出,如图5和图6所示。

 

数字滤波器完成设置之后,会再次提供有效的转换数据,但考虑到设置所花费的时间,在Σ-Δ ADC上重置数字滤波器可能导致的数据中断是不可接受的。分布式系统需要重新同步的频率越高,数据流中断的次数就越多,而因为这种持续的数据流中断,Σ-Δ ADC将无法应用于关键的分布式系统中。

 

传统使用的最小化数据中断的方法是使用可调谐时钟,例如PLL,它可以降低全局同步频率和fMOD频率之间的误差。

 

接收到Global_SYNC脉冲后,可以采用类似以下的流程,计算Σ-Δ ADC转换开始和Global_SYNC脉冲之间的不确定性:

 

控制器计算采样时刻(通过了解群延迟从数据就绪信号向后计算,如图8所示)和Global_SYNC脉冲之间的时间差。群延迟是一份数据手册规范,说明从对输入采样到数据就绪引脚开启(表示样本已经就绪,可以读取)之间的时间间隔。

 

 

图8.被采样的模拟输入和数据就绪切换之间的时间延迟。

 

如果采样时刻和Global_SYNC之间存在时间差,那么本地控制器会量化这个时间差(tahead或tdelayed),如图9所示。

 

 

图9.量化每个ADC的采样时刻(假设群延迟已知)和全局同步信号之间的时间差。

 

如果存在差异,可以重新设置∑-∆滤波器,或者修改fMOD,以便在几个采样期间调整∑-∆采样。无论哪种情况,都可能漏掉几个样本。注意,通过改变局部时钟频率(fMOD),Σ-ΔADC会改变其输出数据速率(ODR = fMOD/N),如此,ADC会减慢或加快对模拟输入采样的速度,以期和系统中余下的ADC和Global_SYNC同步。

 

如果fMOD被更新,那么在同步之后,主时钟频率会恢复到原来的频率,以返回到之前的ODR,而子系统则从该时刻开始同步。

 

在一段时间内改变fMOD的过程如图10所示。

 

 

图10.同步方法,采用PLL来调谐调制器的频率。

 

这种方法在某些情况下可能不适用,因为有几个细节需要考虑:

 

          将调制器频率更改为非整数倍值可能是不实际的。

           

          如果可以对频率进行微调,那么改变的频率步长必须很小,否则数字滤波器可能会超出限制,导致同步的实施时间变长。

           

          如果所需的ODR改变足够大,可以通过改变抽取率(N),而不是改变调制器频率(fMOD)来解决,但是,这也意味着会丢失一些样本。

           

          使用PLL意味着在达到期望的调制器频率之前,除了自身的建立时间之外,还会额外消耗功率。

           

一般来说,整个系统的复杂性和成本会随着系统规模的增大而增加,特别是与SAR ADC相比,对于后者,只需要将转换开始调整到与Global_SYNC信号匹配,即可轻松解决这个问题。此外,在许多情况下,因为存在上述系统限制,所以Σ-Δ ADC无法使用。

 

不中断数据,轻松重新同步Σ-Δ ADC

 

AD7770系列产品(包括AD7770、AD7771和AD7779)具有内置SRC。随着这种新架构推出,固定的抽取率(N)导致的限制将不复存在。

 

SRC允许您采用十进制数(而不仅仅是整数)作为抽取率(N),因此,您可以采用所需的任何输出数据速率。在之前的同步方法中,由于N是固定的,所以必须更改外部时钟来调节fMOD,之后才能实施同步。

 

使用AD7770系列产品之后,N会变成可灵活编程,以及可随时编程的值,所以无需更改fMOD,也无需中断数据,即可对ODR编程。

 

这种对基于∑-∆的子系统重新同步的新方法利用SRC来简化重新同步过程,最大程度地简化了前面章节提到的复杂性。

 

新方法如下:

 

          接收到Global_SYNC信号之后,各子系统检查采样是否同步,以数据就绪信号为参考,利用群延迟查找实际采样时刻。

           

          如果采样时刻和接收到Global_SYNC信号的时间之间存在时间差,那么本地控制器会量化这个时间差(tahead或tdelayed),如图9所示。

           

          这时,会对一个新的ODR编程,使其通过SRC更改抽取率(N),从而临时生成更快或更慢的ODR。整个重新同步操作一般会用到4个样本(如果在AD7771上启用了sinc5滤波器,则需要6个),但是因为这些样本仍然有效且完全设置,所以不会导致数据流中断。

           

          一旦接收到所需数量的DRDY,就会重新设置抽取因数,以返回所需的ODR,如此可以保证Σ-∆ ADC与其余子系统保持同步,如图11所示,其不造成数据中断。

           

 

图11.采样速率转换器动态调整ODR,以便在所有设备上重新同步采样。

 

结论

 

关键分布式系统需要所有子系统同步进行转换,且具备持续的数据流。

 

SAR转换器提供一种直观的重新同步采样方法:通过重新调整转换开始信号,使其与Global_SYNC脉冲匹配。

 

在需要高动态范围(DR)或信噪比(SNR)的应用中,SAR不可使用,但是传统Σ-∆转换器也变得难以使用,因为这些转换器不具备灵活性,无法在不中断数据流的情况下重新调节。

 

如示例所示,SRC提供了一个无缝同步例程,与其他解决方案相比,它的延迟更小、成本和复杂性更低。

 

SRC可以在许多应用中一展所长。与电力线监控示例一样,任何线路频率变化都可以通过立即动态改变抽取率来补偿。如此,保证电力线的采样频率始终一致。按照本文所示,在关键分布式系统中,SRC也可用于高效重新同步系统,不会造成数据流中断,也不需要采用额外的元器件,例如PLL。AD7770解决了对基于Σ-Δ ADC的分布式系统进行同步的传统问题,不会丢失样本,也不会像基于PLL的方法一样,额外增加成本和复杂性。

 

关键字:ADC架构  过采样ADC 编辑:muyan 引用地址:http://news.eeworld.com.cn/Test_and_measurement/ic485514.html 本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:金属管浮子流量计的常见故障解决办法
下一篇:超声波流量计怎样进行保养还有维护

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

隔离式ADC架构利用分流电阻进行三相电能计量
方案,各ADC有其自己的地(图2)。 图2. 利用分流电阻检测相电流时的三相电流和电压检测管理所有活动的微控制器(MCU)与零线处于相同的电位,为了在ADC与MCU之间进行通信,必须隔离数据通道。这样,每个ADC都有其自己的隔离电源(图3)。 [page] 图3. 具有分流电阻、独立电源和隔离通信的三相电表这种电表架构已在使用:双通道ADC利用光耦合器或芯片级变压器,跨越隔离栅将信息串行传输到MCU。隔离电源利用独立器件或采用芯片级变压器的隔离DC-DC转换器来构建。 理想情况下,所有相电流和电压都应同步采样,以便利用瞬时值进行全面的三相分析。但是,各相的ADC读数完全独立,因为不存在ADC同步。这是这种架构的第一个局限。使用电流
发表于 2013-10-15
隔离式ADC架构利用分流电阻进行三相电能计量
高速ADC的无缓冲式架构选择
来像是一个不同的RLC模型。因此,这里的目标是尽量降低电路中的额外走线电感“L”,从而使可能发生的反冲响铃振荡最小,以免产生失真和/或不同的滤波器曲线。这只是一个例子,说明放大器、AAF和ADC需要紧密配合才能使信号链有效工作。   结束语   高速ADC无论采用缓冲式架构,还是采用无缓冲式架构,都有各自的理由。无缓冲型高速ADC可能需要更复杂的模拟接口设计,但就功耗而言,它可以给整体系统效率带来很大的好处。无缓冲型ADC设计要求将模拟接口设计与采样网络作为一个整体考虑,包括放大器、AAF和ADC的内部采样网络。对于大多数应用,只要认真考虑上述变量,就可以圆满完成任务。
发表于 2012-02-13
高速ADC的无缓冲式架构选择
DAC/比较器架构与集成ADC优势比较
本章节列举了DAC/比较器架构和集成ADC相比所具备的优势。所讨论的应用电路既常见又简单,也存在一些共性问题。   首先,考虑采用低成本方法实现电力线电压跌落、浪涌以及瞬态检测和故障记录。理想的设计是采用墙上设备监测电力线异常,并将每次异常发生的时间记录到RAM中(电压跌落和浪涌的持续时间可以从几毫秒到几小时;瞬态可能短至10微秒)。监视器必须记录电力线完全失效的持续时间,因此,监视器应当由电池供电。   传统解决方案是采用控制器和ADC。由于转换器连续对电力线电压采样,控制器需将每次采样值与软件中用户设定的限制进行比较,并将任何超出规定的状态记录到RAM。由于系统必须能够追踪到短至10µs的瞬态情况,ADC
发表于 2012-02-11
DAC/比较器架构与集成ADC优势比较
NS突破性直接射频采样ADC彻底改变无线电架构
人员省去多个中间频率(IF)下变频段部件,包括放大器、混频器和滤波器等。用一个ADC12Dxx00RF可以取代整个无线电信号路径子系统,大大降低3G/4G无线基站以及微波回程、军事和宽带软件无线电(SDR)应用的材料清单(BOM)成本,减小了电路板尺寸和重量。 美国国家半导体公司高速信号路径部营销总监Jon Baldwin表示:“无线电设计人员正在寻求新的方法来增加无线容量,同时降低成本、尺寸和重量。基于射频采样ADC的架构提供了上述优势,但一直以来人们都认为这项技术距离实际应用还要几年时间。凭借其空前的高频动态范围和业内最高的采样速率,ADC12Dxx00RF系列ADC为客户提供了一种核心技术,使他们可以开发直接射频采样无线电
发表于 2011-07-14
利用高性能ADC打造新的磁共振成像发送/接收架构
的信息,当然,这需要借助线圈位置的空间相关性。 RF接收器   RF接收器用于处理来自接收线圈的信号。目前,多数MRI系统具有6路或更多通道的接收器,处理来自多路线圈的信号。信号的频率范围大约分布在1MHz至300MHz,频率范围在很大程度上取决于静态磁场的强度。接收信号的带宽很窄,通常小于20kHz,与梯度磁场的强度有关。   传统的MRI接收器配置包含一个低噪声放大器(LNA),随后接混频器。混频器进行信号混频,把有用信号变频到较低中频,然后经过12位至16位高分辨率、低速模/数转换器(ADC)转换成数字信号。采用这种接收架构,ADC可以工作在1MHz以下的采样率。由于带宽需求较低,可以利用单片高于1MHz
发表于 2010-08-24
利用高性能ADC打造新的磁共振成像发送/接收架构
小广播
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2019 EEWORLD.com.cn, Inc. All rights reserved