一招让你解决相位噪声测量技术局限性

2020-01-16来源: elecfans关键字:相位噪声  测量技术  时钟抖动  边沿速率

在本文中,我们将讨论抖动传递及其性能,以及相位噪声测量技术的局限性。


时钟抖动和边沿速率

图1显示了由一个通用公式表述的三种波形。该公式包括相位噪声项“φ(t)”和幅度噪声项“λ(t)。对评估的三个频率来说,φ(t)=0和λ(t)是个伪随机函数,该函数为每个波形都产生噪声的恒定包络。图1显示三个波形中每一波形的Vth穿越分解视图,以及Vth可被穿越的位置分布。


图1:时间抖动引入与信号边缘速率


图1强调了噪声源而不是固有抖动会引起定时抖动错误。更快的边沿速率减少了时钟信号上的电压噪声对时钟抖动性能的影响。这种现象并非是仅属于时钟信号的特点。在接收时钟信号或测量抖动性能的设备内,这种机理也表现得很明显。


时钟性能测量

工程师常常会评估无意义的实验室结果;而时钟性能测量的问题尤其严重。例如,你可使用示波器和相位噪声分析仪(PNA)测量随机抖动。不过,结果有时会大相径庭。为了更好地理解这些结果,图2描述了一些实验过程,其结果如表1所示。

图2:随机抖动测量实验

表1:来自图2的随机抖动测量实验的结果。


例如,ONET1191P是一个为高速应用优化了的限幅放大器(LA)。我们用这个放大器来缩短时钟信号的上升和下降时间,在本例,是从约200ps缩短至35ps。


请注意,该LA的使用,在示波器和PNA上得到不同的结果。PNA的结果与预期的相同(例如,增加了LA的同时也增加了噪声)。但LA显著改善了来自示波器的结果。


结论

上述结果与图1所示的边沿速率和抖动传递机制相关。噪声源来自示波器的前端,而不是时钟信号包含的噪声成分。公式1是示波器抖动噪底的一种表述。它包括示波器时基的抖动、示波器前端的噪声(Vnoise)以及被测信号的压摆率。

关键字:相位噪声  测量技术  时钟抖动  边沿速率 编辑:什么鱼 引用地址:http://news.eeworld.com.cn/Test_and_measurement/ic485912.html 本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:关于示波器测量电源纹波时该考虑的方方面面
下一篇:你真的懂示波器吗?

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

浅析频谱分析仪的相位噪声和扫描时间
●相位噪声没有一种振荡器是绝对稳定的。虽然我们看不到频谱分析仪本振系统的实际频率抖动,但仍能观察到本振频率或相位不稳定性的明显表征,这就是相位噪声(有时也叫噪声边带)。它们都在某种程度上受到随机噪声的频率或相位调制的影响。本振的任何不稳定性都会传递给由本振和输入信号所形成的混频分量,因此本振相位噪声的调制边带会出现在幅度远大于系统宽带底噪的那些频谱分量周围。浅析频谱分析仪的相位噪声和扫描时间显示的频谱分量和相位噪声之间的幅度差随本振稳定度而变化,本振越稳定,相位噪声越小。它也随分辨率带宽而变,若将分辨率带宽缩小10倍,显示相位噪声电平将减小 10 dB。相位噪声频谱的形状与分析仪的设计,尤其是用来稳定本振的锁相环结构有关
发表于 2019-12-07
浅析频谱分析仪的相位噪声和扫描时间
相位噪声的含义和测量方法
相位噪声的含义    相位噪声是对信号时序变化的另一种测量方式,其结果在频率域内显示。用一个振荡器信号来解释相位噪声。如果没有相位噪声,那么振荡器的整个功率都应集中在频率f=fo处。但相位噪声的出现将振荡器的一部分功率扩展到相邻的频率中去,产生了边带(sideband)。从下图中可以看出,在离中心频率一定合理距离的偏移频率处,边带功率滚降到1/fm,fm是该频率偏离中心频率的差值。    相位噪声通常定义为在某一给定偏移频率处的dBc/Hz值,其中,dBc是以dB为单位的该频率处功率与总功率的比值。一个振荡器在某一偏移频率处的相位噪声定义为在该频率处
发表于 2019-11-19
相位噪声的含义和测量方法
信号源分析仪工作原理
     信号源分析仪是测量晶振、PLL、时钟电路、相位噪声的常用仪器。信号源分析仪作为一款综合性的测量仪器,提供了所有必需的测量能力,测量参数包括:    1)相位噪声    2)频率、相位和功率,信号源的瞬态参数    3)频率、射频功率和直流电流    4)频谱监测    5)AM 噪声测量    6)基带噪声测量  
发表于 2019-11-16
信号源分析仪工作原理
技术文章—选择时钟发生器应该注意的2个指标
系统设计师通常侧重于为应用选择最合适的数据转换器,在向数据转换器提供输入的时钟发生器件的选择上往往少有考虑。然而,如果不慎重考虑时钟发生器的相位噪声和抖动性能,数据转换器动态范围和线性度性能可能受到严重的影响。 系统考虑因素 采用MIMO (多输入多输出)架构的典型LTE (长期演进)基站如图1所示,该架构由多个发射器、接收器和DPD (数字预失真)反馈路径构成。各种发射器/接收器组件(如数据转换器(ADC/DAC))和本振(LO)要求采用低抖动参考时钟以提高性能。其他基带组件也要求各种频率的时钟源。 图1.面向采用MIMO架构的典型LTE基站的时钟时序解决方案 用于实现基站间同步的时钟源
发表于 2019-07-09
技术文章—选择时钟发生器应该注意的2个指标
技术文章—采用分布式PLL系统评估相位噪声的方法
对于数字波束成形相控阵,要生成本地振荡器(LO) ,通常会考虑的实现方法是向分布于天线阵列中的一系列锁相环分配常用基准频率。对于这些分布式锁相环,目前文献中还没有充分记录用于评估组合相位噪声性能的方法。在分布式系统中,共同噪声源是相关的,而分布式噪声源如果不相关,在 RF 信号组合时就会降低。对于系统中的大部分组件,这都可以非常直观地加以评估。对于锁相环,环路中的每个组件都有与之相关联的噪声传递函数,它们的贡献是控制环路以及任何频率转换的函数。这会在尝试评估组合相位噪声输出时增加复杂性。本文基于已知的锁相环建模方法,以及对相关和不相关贡献因素的评估,提出了跟踪不同频率偏移下的分布式PLL贡献的方法
发表于 2019-04-15
技术文章—采用分布式PLL系统评估相位噪声的方法
改进的DAC相位噪声测量以支持超低相位噪声DDS应用
这些高性能系统中的系统设计人员将选择超低相位噪声振荡器,并且从噪声角度来讲,信号链的目标就是使振荡器相位噪声曲线的恶化最小。这就要求对信号链上的各种元器件做残余或加性的相位噪声测量。 最近发布的高速数模转换器(DAC)产品对于频率转换阶段需要的任何LO的波形生成和频率创建都非常有吸引力。然而,雷达目标会挑战DAC相位噪声的性能。 图1. AD9164相位噪声的改进。 在本文中,我们将展示AD9164 DAC在10KHz 频偏处超过10dB的改进 的测量结果。改进如图1所示,并且我们将会讨论如何通过结合电源稳压器选择和测试设置改进来达到这一结果。 相位噪声定义 相位噪声是周期信号
发表于 2018-03-31
改进的DAC相位噪声测量以支持超低相位噪声DDS应用
小广播
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved