技术文章—采用分布式PLL系统评估相位噪声的方法

2019-04-15来源: 亚德诺半导体关键字:PLL系统  相位噪声

对于数字波束成形相控阵,要生成本地振荡器(LO) ,通常会考虑的实现方法是向分布于天线阵列中的一系列锁相环分配常用基准频率。对于这些分布式锁相环,目前文献中还没有充分记录用于评估组合相位噪声性能的方法。


在分布式系统中,共同噪声源是相关的,而分布式噪声源如果不相关,在 RF 信号组合时就会降低。对于系统中的大部分组件,这都可以非常直观地加以评估。对于锁相环,环路中的每个组件都有与之相关联的噪声传递函数,它们的贡献是控制环路以及任何频率转换的函数。这会在尝试评估组合相位噪声输出时增加复杂性。本文基于已知的锁相环建模方法,以及对相关和不相关贡献因素的评估,提出了跟踪不同频率偏移下的分布式PLL贡献的方法。


对于任何无线电系统,都需要为接收器和激励器精心设计 LO生成的实现方法。随着数字波束成形在相控阵天线系统中不断普及,需要在大量分布式接收器和激励器中分配 LO 信号和基准频率,这让设计变得更加复杂。


在系统架构层面需要权衡的因素包括,分配所需的LO频率或分配较低的频率基准,以及在靠近使用点的物理位置产生所需的LO。通过锁相环从本地产生 LO 是一种高度集成的现成选项。下一个挑战是评估来自各种分布式组件以及集中式组件的系统级相位噪声。


采用分布式锁相环的系统如图1所示。常用基准频率被分配至多个锁相环,各产生一个输出频率。图1a中的LO输出被假设为图1b的混频器的LO输入。


图1. 分布式锁相环系统。每个振荡器都被锁相到一个共同的参考振荡器上。从1到N的LO信号都应用到相控阵中所示的混频器的LO端口上。


系统设计人员面临的一个挑战是跟踪分布式系统的噪声贡献、了解相关和不相关的噪声源,并估计整体的系统噪声。在锁相环中,这个挑战变得更加严峻,因为噪声传递函数都是锁相环中的频率转换和环路带宽设置的函数。



动机:组合锁相环测量示例


图2所示为针对组合锁相环的测量示例。这些数据是通过组合来自多个 ADRV9009 收发器的发射输出获得的。图中所示为单个 IC、两个组合 IC 和 四个组合 IC 的情况。对于这个数据集,在 IC 组合之后,可以看到明显的 10logN 改进。为了达到这个结果,需要采用一个低噪声晶体振荡器参考源。下一节建模的动机是推导出一种方法,以计算在具有许多分布式收发器的大型阵列中,更广泛地说是在具有分布式锁相环的任何架构中,这种测量结果会如何变化。



图2. 两个组合锁相环的相位噪声测量。



锁相环模型


锁相环中的噪声建模已有充分的文档记录。1-5 图 3 所示为输出相位噪声图。在这种类型的图中,设计师可以快速评估环路中每个组件的噪声贡献,而这些贡献因素累计起来即可决定整体的噪声性能。模型参数设置为代表 图2 所示的数据,源振荡器用于估算将大量 IC 组合在一起时的相位噪声。



图3. 典型的锁相环相位噪声分析,显示所有组件的噪声贡献。总噪声是所有贡献因素的总和。


要检验分布式锁相环的效果,首先要从PLL模型导出参考贡献和其余PLL组件的贡献。



将已知的PLL模型扩展为分布式PLL模型


本节介绍为具有多个分布式锁相环的系统计算组合相位噪声的过程。这种方法的前提是能够将参考振荡器的噪声贡献与VCO和环路组件的噪声贡献分离开来。图4所示为一个假设的分布式示例,一个参考振荡器对应多个PLL。这个计算假设了一个无噪声分布,这不切实际,但可以用来说明原理。假设分布式PLL的噪声贡献是不相关的,并减少10logN,其中N表示分布式PLL的数量。随着通道增加,噪声在较大偏移频率下得到改善,对于大型分布系统,噪声变得几乎完全由参考振荡器主导。



图4. 开始采用分布式锁相环相位噪声建模方法:从锁相环模型中提取参考振荡器和锁相环中除参考振荡器外的所有其他组件的相位噪声贡献。作为分布式锁相环数量的函数,组合相位噪声假设参考噪声是相关的,而分布在多个PLL之间的噪声贡献是不相关的。


图4所示的示例简化了对参考振荡器分布的假设。在真正的系统分析中,系统设计人员还应该考虑参考振荡器分布中的噪声贡献,它们会降低总体结果。但是,像这样的简化分析是非常有用的,能够让人了解架构方面的权衡会如何影响系统的总体相位噪声性能。接下来我们来看看分布系统中相位噪声的影响。



参考分布中的相位噪声说明


本节评估两个分布选项示例。考虑的第一种情况如图5所示。在这个示例中,选择了一个常用于快速调谐VCO频率的宽带PLL。参考信号的分布是通过时钟PLL IC实现的,这种IC也常用于简化数字数据链路(如JESD接口)的时序限制。左下角显示了各个贡献因素。这些贡献因素位于器件的频率,并未调整到输出频率。右下角的相位噪声图显示了不同数量的分布式PLL的系统级相位噪声。


image.png

图5. 分布中具有PLL IC的分布式宽带PLL。


该模型的有些特性值得注意。假设采用一个高性能晶体振荡器,标称频率为100 MHz,中央振荡器的单个贡献因素反映在可用的较高端晶体振荡器上,虽然不一定是最好、最昂贵的可用选择。虽然中央振荡器输出实际上会扇出到有限数量的分布式PLL,但这些PLL会再次按某个实际限值扇出并重复,以实现系统中的完整分布。对于本例中的分布贡献,假设有16个分布组件,然后假设它们会再次扇出。左下角所示的分布电路的单个贡献是不含参考振荡器贡献的PLL组件的噪声。本例中的分布假设与源振荡器同频率,并根据该函数可用的典型IC来选择噪声贡献因素。


宽带PLL假设采用S波段标称频率,设置采用1 MHz环路带宽(尽量与实际环路的带宽一般宽),以进行快速调谐。


值得注意的是,选择这些模型是为了代表可能的实际情况,且说明了阵列中的累积效应。任何详细的设计或许都能够改善特定的PLL噪声曲线,这在预料之中,且这种分析方法旨在帮助从工程角度去决定应将设计资源分配在哪些位置以获得最佳总体效果,而不是为了做出相对于可用组件的确切论断。


图5右下角的图计算了LO分布的总组合相位噪声。其中应用了各个贡献因素的PLL噪声传递函数,它们都被调整至输出频率,也包含PLL环路带宽的影响。系统数量也包括在内,并且假设它们是不相关的,因此,这个贡献减少了10logN。假设分布数量为16,如前所述,分布贡献会减少10log16。在实践中,随着分布不断重复,这种贡献会进一步减少。但是,额外的噪声贡献不那么显著。对于大型阵列中的扇出分布,噪声将由第一组有源器件主导。在16组扇出的情况下,如果每个有源器件都是16个其他有源器件的输入,那么在所有器件互不相关的情况下,16个器件的额外分布层只会降低~0.25 dB。如果继续这种分布,总体贡献将更小。因此,为了简化分析,不会考虑这种影响,且分布的噪声贡献通过计算前16个并行分布组件得出。


所得的曲线说明了几种效果。与单个PLL模型相似,近载波噪声由基准频率主导,远载波噪声由VCO主导,且在将不相关的VCO组合起来时,远载波噪声得到改善。这一点相当直观。不太直观的是,模型的值在由分布中的选择主导的偏移频率中占较大比重。这一结果导致考虑具有更低噪声分布和更窄PLL环路带宽的第二个示例。


图6显示了一种不同的方法。采用相同的低噪声晶体振荡器作为参考。但通过RF放大器来分配,而不是通过PLL重定时和重新同步。选择固定频率的分布式PLL。这会产生两种效果:采用单个频率且调谐范围较窄时,VCO本质上可以更好,且环路带宽可以变得更窄。左下角的图显示了各个贡献因素。中央振荡器与前一个例子相同。请注意分布放大器:考虑低相位噪声放大器时,它们的性能不是特别高,但比起使用PLL LC(如之前的示例)要好得多。VCO更好、环路带宽更窄时,分布式PLL在更高偏移频率下会得到改善,但在~1 kHz的中间频率下时,实际上要比宽带PLL示例差。右下角显示组合结果:参考振荡器主导低频,而高于环路带宽时,性能会由分布式PLL主导,且随着分布式PLL的阵列尺寸和数量增加而提高。


image.png


图6. 分布式窄带PLL,分布中具备放大器。


图7显示这两个示例之间的比较。注意~2 kHz到5 kHz偏移频率范围内的大范围差异。


图7. 图5和图6之间的比较,显示了基于所选的分布和架构的广泛系统级性能范围。



分布式PLL阵列级考虑因素


基于对总体系统相位噪声性能的加权贡献的理解,可以得出几个与相控阵或多通道RF系统架构相关的结论。


 PLL带宽


针对相位噪声优化的传统锁相环设计将环路带宽设置为偏移频率,以最小化总体相位噪声曲线。此时的频率一般是参考振荡器相位噪声按输出频率标准化后与VCO相位噪声相交的频率。对于具有多个锁相环的分布式系统,这可能不是最佳环路带宽。分布式组件的数量也需要考虑。


要在采用分布式锁相环实现的系统中获得最佳LO噪声,需要采用一个较窄的环路带宽来最小化参考振荡器的相关噪声贡献。


对于需要快速调优PLL的系统,通常会扩大环路带宽来优化速度。遗憾的是,这种优化分布式相位噪声贡献的思路本身就是背道而驰的。克服这一问题的选择之一是在宽带环路之前设置分布式窄带清理环路,以降低参考噪声和分布噪声相关位置的偏移频率。


 大型阵列

对于使用数千个通道的系统,如果分布式组件的贡献之间保持互不相关,则系统能够获得大幅改进。主要考虑的问题可能围绕参考振荡器的选择展开,以及面向分布式接收器和激励器维持低噪声分布系统。


 直接采样系统


随着速度和RF输入带宽持续提升的GSPS转换器的不断普及,直接采样系统正逐渐在微波频率实现。这导致出现一种有趣的取舍现象。数据转换器只需要一个时钟频率,RF调谐完全在数字域中完成。通过限制调谐范围,可以构建具备相位噪声性能更高的VCO。这也使得创建数据转换器时钟的PLL的环路带宽降低。更低的环路带宽会将参考振荡器的噪声传递函数降至更低的偏移频率,从而减少它在系统中的贡献。这一点,再加上改进过的VCO,在某些情况下可能给分布式系统带来好处,即使单通道比较结果似乎更青睐替代架构。


组件选项


根据系统架构中所需的选择,设计人员拥有大量可用的组件选项。2018年度RF、微波和毫米波产品选型指南更新版现已发布,需要的亲可点击“阅读原文”免费获取。


集成 VCO/PLL 选项包括 ADF4371/ADF4372。它们提供的输出频率分别高达32 GHz和16 GHz,采用–234 dBc/Hz的先进PLL相位噪声FOM。 ADF5610 提供高达15 GHz的输出。 ADF5355/ADF5356 的输出可达13.6 GHz,ADF4356的输出可达6.8 GHz。


对于单独的PLL和VCO配置, ADF41513 的工作频率可达26 GHz,且配有一个先进的锁相环相位噪声FOM,其相位噪声FOM为-234dBc/Hz。有时,在选择PLL IC时要考虑的一个问题是在尽可能高的频率上操作鉴相器,从倍增20logN到输出频率,最小化环路中的噪声。 HMC440, HMC4069, HMC698 和 HMC699 采用的PFD的工作频率高达1.3 GHz。对于VCO,2018年选型指南列出了几十个VCO选项,范围从2 GHz到26 GHz不等。


对于直接采样选项,ADC 和 DAC 均已发布。产品支持在L频段和S频段直接采样。ADC具有更高的输入频率带宽,支持C频段直接采样。 AD9208 是一个双通道3 GSPS ADC,输入频率为9 Ghz,支持在上Nyquist区采样。AD9213是一个单通道10 GSPS ADC,支持具有较大瞬时带宽的接收器。对于DAC, AD917x系列采用双通道12 GSPS DAC,AD916x系列采用单通道12 GSPS DAC,经过优化之后可实现更低的残留相位噪声和更好的SFDR。两个系列都支持L频段和S频段波形生成。


PS.本节仅提供入门指南。


结语


本文介绍了为采用分布式锁相环的系统评估相位噪声的方法。该方法的前提是:每个组件都可以通过其各自的噪声、组件与系统输出之间的噪声传递函数、使用的数量以及器件之间的任何相关性来进行跟踪。所示的示例并不意在对可用的组件或架构功能进行论断。它们旨在说明一种方法,以帮助设计人员在数字波束成形相控阵中,对LO中的阵列级相位噪声贡献因素以及为分布式波形发生器和接收器提供服务的时钟分布网络进行有根据的评估。



关键字:PLL系统  相位噪声

编辑:muyan 引用地址:http://news.eeworld.com.cn/dygl/2019/ic-news041529020.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:技术文章—如何为运算放大器布设电路板
下一篇:技术文章—资深工程师的环路补偿经验

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

DDS+PLL组合方案实现的频率合成系统

  用DDS+PLL组合方案实现的频率合成系统可以获得高的频率分辨率、快速转换及较宽的频率范围,满足各方面需要的频率。合成器的基本思想是用一个低频的DDS激励一个PLL倍频系统,实现高的频率分辨率、高的转换速率和较宽的输出频率。  1.DDS激励PLL的锁相倍频方案    该方案用DDS输出作为PH倍频的激励信号PLL,设计成N倍频环,如图1所示。通过采用高的鉴相频率来提高PLL的转换速度,并利用DDS的高频率分辨率来保证倍频PLL,以实现较高的频率分辨率(N△φ×js/2m其中M、fs分别为DDS的相位累加器的位数和时钟频率),同时PLL环路的带通滤波性能可以对DDS的带外杂散起抑制作用。该方案的优点是电路结构简单,成本低
发表于 2018-03-15
DDS+PLL组合方案实现的频率合成系统

STM32F30X时钟初始化为HSI 64Mhz,并使用PLLCLK作为系统时钟

;   RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE1_DIV2;                          /* Clear PLL Source [16] and Multiplier [21:18] bits */         RCC->CFGR &= ~(RCC_CFGR_PLLMULL | RCC_CFGR_PLLSRC);   
发表于 2017-02-07

LM3S1138入门7,PLL(锁相环)设置系统时钟

程序运行后,先设置LDO电压为2.75V,要点是:必须首先设置LDO电压为2.75V,切记!然后配置PLL输出为50MHz,作为系统时钟。 采用PLL后,CPU运行速度大大加快,但功耗也会明显增大。因此在低功耗应用场合要限制PLL的使用。 主函数: #include  "LED.H" #include  <hw_types.h> #include  <hw_memmap.h> #include  <hw_sysctl.h> #include  <hw_gpio.h> #include 
发表于 2016-11-01

STM32F051应用笔记-系统时间选择及PLL倍频设

。 IMPORT __main ; 通知编译器要使用的标号在其他文件 IMPORT SystemInit; 同上 关键在这里了, LDR R0, =SystemInit; 这里的“=”表示LDR目前是伪指令不是标准指令。这里是把SystemInit的地址给RO。也就是说SystemInit (void)在这里被调用编译。所以用户编在写程序时无需编写PLL配置程序。 BX R0;BX是ARM指令集和THUMB指令集之间程序的跳转。 其他省略。详情如下图所示:   SystemInit初始化RCC之后调用SetSysClock(void)系统时钟设置函数 代码如下: void
发表于 2016-04-13

ARM·系统时钟(MPLL,UPLL)

【程序设计】 clock_int函数用于设置MPLL,2440A的输入时钟频率Fin为12Mhz,将FCLK,HCLK,PCLK分别设为200MHz,100MHz,50MHz 思路:分频就是2步 1):设置MPLL(把12MHz倍频) 2):设置CLKDIVN(把MPLL分频)   【代码详解】       #include "s3c24xx.h"   void disable_watch_dog(void); void clock_init(void); void memsetup(void); void
发表于 2015-11-17

技术文章—选择时钟发生器应该注意的2个指标

系统设计师通常侧重于为应用选择最合适的数据转换器,在向数据转换器提供输入的时钟发生器件的选择上往往少有考虑。然而,如果不慎重考虑时钟发生器的相位噪声和抖动性能,数据转换器动态范围和线性度性能可能受到严重的影响。 系统考虑因素 采用MIMO (多输入多输出)架构的典型LTE (长期演进)基站如图1所示,该架构由多个发射器、接收器和DPD (数字预失真)反馈路径构成。各种发射器/接收器组件(如数据转换器(ADC/DAC))和本振(LO)要求采用低抖动参考时钟以提高性能。其他基带组件也要求各种频率的时钟源。 图1.面向采用MIMO架构的典型LTE基站的时钟时序解决方案 用于实现基站间同步的时钟源
发表于 2019-07-09
技术文章—选择时钟发生器应该注意的2个指标

小广播

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2019 EEWORLD.com.cn, Inc. All rights reserved