ESD理论大科普

2019-05-23来源: EEWORLD关键字:ESD

一直想给大家讲讲ESD理论,很经典。但是由于理论性太强,如果前面那些器件理论以及理论不懂的话,这个大家也不要浪费时间看了。任何理论都是一环套一环的,如果你不会画鸡蛋,注定了你就不会画大卫。


静电放电(ESD: Electrostatic Discharge),应该是造成所有电子元器件或集成电路系统造成过度电应力(EOS: Electrical Over Stress)破坏的主要元凶。因为静电通常瞬间电压非常高(>几千伏),所以这种损伤是毁灭性和永久性的,会造成电路直接烧毁。所以预防静电损伤是所有IC设计和制造的头号难题。


静电,通常都是人为产生的,如生产、组装、测试、存放、搬运等过程中都有可能使得静电累积在人体、仪器或设备中,甚至元器件本身也会累积静电,当人们在不知情的情况下使这些带电的物体接触就会形成放电路径,瞬间使得电子元件或系统遭到静电放电的损坏(这就是为什么以前修电脑都必须要配戴静电环托在工作桌上,防止人体的静电损伤芯片),如同云层中储存的电荷瞬间击穿云层产生剧烈的闪电,会把大地劈开一样,而且通常都是在雨天来临之际,因为空气湿度大易形成导电通到。

那么,如何防止静电放电损伤呢?


首先当然改变坏境从源头减少静电(比如减少摩擦、少穿羊毛类毛衣、控制空气温湿度等),当然这不是我们今天讨论的重点。我们今天要讨论的时候如何在电路里面涉及保护电路,当外界有静电的时候我们的电子元器件或系统能够自我保护避免被静电损坏(其实就是安装一个避雷 针)。这也是很多IC设计和制造业者的头号难题,很多公司有专门设计ESD的团队,今天我就和大家从最基本的理论讲起逐步讲解ESD保护的原理及注意点, 你会发现前面讲的PN结/二极管、三极管、MOS管、全都用上了……


以前的专题讲解PN结二极管理论的时候,就讲过二极管有一个特性:正向导通反向截止(不记得就去翻前面的课程),而且反偏电压继续增加会发生雪崩击穿(Avalanche Breakdown)而导通,我们称之为钳位二极管(Clamp)。这正是我们设计静电保护所需要的理论基础,我们就是利用这个反向截止特性让这个旁路在正常工作时处于断开状态,而外界有静电的时候这个旁路二极管发生雪崩击穿而形成旁路通路保护了内部电路或者栅极(是不是类似家里水槽有个溢水口,防止水龙头忘关了导致整个卫生间水灾)。


那么问题来了,这个击穿了这个保护电路是不是就彻底死了?难道是一次性的?


答案当然不是。PN结的击穿分两种,分别是电击穿和热击穿,电击穿指的是雪崩击穿(低浓度)和齐纳击穿(高浓度),而这个电击穿主要是载流子碰撞电离产生新的电子-空穴对(electron-hole),所以它是可恢复的。但是热击穿是不可恢复的,因为热量聚集导致硅(Si)被熔融烧毁了。所以我们需要控制在导通的瞬间控制电流,一般会在保护二极管再串联一个高电阻,另外,大家是不 是可以举一反三理解为什么ESD的区域是不能form Silicide的?还有给大家一个理论,ESD通常都是在芯片输入端的Pad旁边,不能在芯片里面,因为我们总是希望外界的静电需要第一时间泄放掉吧, 放在里面会有延迟的(关注我前面解剖的那个芯片PAD旁边都有二极管。甚至有放两级ESD的,达到双重保护的目的。



在讲ESD的原理和Process之前,我们先讲下ESD的标准以及测试方法,根据静电的产生方式以及对电路的损伤模式不同通常分为四种测试方式: 人体放电模式(HBM: Human-Body Model)、机器放电模式(Machine Model)、元件充电模式(CDM: Charge-Device Model)、电场感应模式(FIM: Field-Induced Model),但是业界通常使用前两种模式来测试(HBM, MM)。


人体放电模式(HBM)


当然就是人体摩擦产生了电荷突然碰到芯片释放的电荷导致芯片烧毁击穿,秋天和别人触碰经常触电就是这个原因。业界对HBM的ESD标准也有迹可循(MIL- STD-883C method 3015.7,等效人体电容为100pF,等效人体电阻为1.5Kohm),或者国际电子工业标准(EIA/JESD22-A114-A)也有规定,看你要follow哪一份了。如果是MIL-STD-883C method 3015.7,它规定小于<2kV的则为Class-1,在2kV~4kV的为class-2,4kV~16kV的为class-3。

机器放电模式(MM)


当然就是机器(如robot)移动产生的静电触碰芯片时由pin脚释放,次标准为EIAJ-IC-121 method 20(或者标准EIA/JESD22-A115-A),等效机器电阻为0 (因为金属),电容依旧为100pF。由于机器是金属且电阻为0,所以放电时间很短,几乎是ms或者us之间。但是更重要的问题是,由于等效电阻为0,所以电流很大,所以即使是200V的MM放电也比2kV的HBM放电的危害大。而且机器本身由于有很多导线互相会产生耦合作用,所以电流会随时间变化而干扰 变化。

ESD的测试方法类似FAB里面的GOI测试,指定pin之后先给他一个ESD电压,持续一段时间后,然后再回来测试电性看看是否损坏,没问题再去加一个step的ESD电压再持续一段时间,再测电性,如此反复直至击穿,此时的击穿电压为ESD击穿的临界电压(ESD failure threshold Voltage)。通常我们都是给电路打三次电压(3 zaps),为了降低测试周期,通常起始电压用标准电压的70% ESD threshold,每个step可以根据需要自己调整50V或者100V。


(1). Stress number = 3 Zaps. (5 Zaps, the worst case)

(2). Stress step


ΔVESD = 50V(100V) for VZAP <=1000V
ΔVESD = 100V(250V, 500V) for VZAP > 1000V

(3). Starting VZAP = 70% of averaged ESD failure threshold (VESD)


另外,因为每个chip的pin脚很多,你是一个个pin测试还是组合pin测试,所以会分为几种组合:I/O-pin测试(Input and Output pins)、pin-to-pin测试、Vdd-Vss测试(输入端到输出端)、Analog-pin。


  1. I/O pins


就是分别对input-pin和output-pin做ESD测试,而且电荷有正负之分,所以有四种组合:input+正电荷、input+负电荷、output+正电荷、output+负电荷。测试input时候,则output和其他pin全部浮接(floating),反之亦然。

2.pin-to-pin测试


静电放电发生在pin-to-pin之间形成回路,但是如果要每每两个脚测试组合太多,因为任何的I/O给电压之后如果要对整个电路产生影响一定是先经过VDD/Vss才能对整个电路供电,所以改良版则用某一I/O-pin加正或负的ESD电压,其他所有I/O一起接地,但是输入和输出同时浮接(Floating)。


3.Vdd-Vss之间静电放电


静电放电发生在pin-to-pin之间形成回路,但是如果要每每两个脚测试组合太多,因为任何的I/O给电压之后如果要对整个电路产生影响一定是先经过VDD/Vss才能对整个电路供电,所以改良版则用某一I/O-pin加正或负的ESD电压,其他所有I/O一起接地,但是输入和输出同时浮接(Floating)。


4.Analog-pin放电测试


因为模拟电路很多差分比对(Differential Pair)或者运算放大器(OP AMP)都是有两个输入端的,防止一个损坏导致差分比对或运算失效,所以需要单独做ESD测试,当然就是只针对这两个pin,其他pin全部浮接(floating)。


好了,ESD的原理和测试部分就讲到这里了,下面接着讲Process和设计上的factor随着摩尔定律的进一步缩小,器件尺寸越来越小,结深越来越浅,GOX越来越薄,所以静电击穿越来越容易,而且在Advance制程里面,Silicide引入也会让静电击穿变得更加尖锐,所以几乎所有的芯片设计都要克服静电击穿问题。


静电放电保护可以从FAB端的Process解决,也可以从IC设计端的Layout来设计,所以你会看到Prcess有一个ESD的option layer,或者Design rule里面有ESD的设计规则可供客户选择等等。当然有些客户也会自己根据SPICE model的电性通过layout来设计ESD。


1、制程上的ESD


要么改变PN结,要么改变PN结的负载电阻,而改变PN结只能靠ESD_IMP了,而改变与PN结的负载电阻,就是用non-silicide或者串联电阻的方法了。


1)Source/Drain的ESD implant


因为我们的LDD结构在gate poly两边很容易形成两个浅结,而这个浅结的尖角电场比较集中,而且因为是浅结,所以它与Gate比较近,所以受Gate的末端电场影响比较大,所以这样的LDD尖角在耐ESD放电的能力是比较差的(<1kV),所以如果这样的Device用在I/O端口,很容造成ESD损伤。所以根据这个理论,我们需要一个单独的器件没有LDD,但是需要另外一道ESD implant,打一个比较深的N+_S/D,这样就可以让那个尖角变圆而且离表面很远,所以可以明显提高ESD击穿能力(>4kV)。但是这样的 话这个额外的MOS的Gate就必须很长防止穿通(punchthrough),而且因为器件不一样了,所以需要单独提取器件的SPICE Model。

2) 接触孔(contact)的ESD implant


在LDD器件的N+漏极的孔下面打一个P+的硼,而且深度要超过N+漏极(drain)的深度,这样就可以让原来Drain的击穿电压降低(8V-->6V),所以可以在LDD尖角发生击穿之前先从Drain击穿导走从而保护Drain和Gate的击穿。所以这样的设计能够保持器件尺寸不变,且MOS结构没有改变,故不需要重新提取SPICE model。当然这种智能用于non-silicide制程,否则contact你也打不进去implant。


3) SAB (SAlicide Block)

一般我们为了降低MOS的互连电容,我们会使用silicide/SAlicide制程,但是这样器件如果工作在输出端,我们的器件负载电阻变低,外

[1] [2]
关键字:ESD 编辑:muyan 引用地址:http://news.eeworld.com.cn/dygl/ic462615.html 本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:技术文章—如何解决RTC精度及功耗问题
下一篇:抑制电路噪声,看这一篇就够了

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

TDK电压保护器件: 实现音频设备ESD和EMI双重保护
出色的 ESD 保护能力,符合 IEC61000-4-2 四级标准 可有效抑制无线通信所产生的TDMA噪声 提高了无线通信接收器灵敏度 最大工作电压为直流28 V,实现大功率音频输出                                                 TDK株式会社凭借新型AVRF101U6R8KT242产品扩大
发表于 2019-10-08
TDK电压保护器件: 实现音频设备ESD和EMI双重保护
汽车电子中的ESD保护应该怎样来设计
另一方面,还有一类同步的过压保护器件TVS也同样值得关注。因为在汽车电子里面,所有的电子设备都面临静电(ESD)和负载突变(LOADDUMP)的威胁,这些过压问题会对芯片电路造成永久性的损坏,所以过压保护必不可少,同时,符合这些要求也是ISO7637标准的一部分。在这一方面,Littelfuse汽车等级的TVS管满足上述要求,保证汽车电子设备的安全可靠性。实际上,TVS的应用已较为普遍,长寿命、高可靠性的运行状态是汽车等级TVS所必须要具备的性能,例如通过AEC-Q101认证,以满足汽车整车运行的要求。以汽车电子ESD保护方案为例,由于按键以及USB接口的大量应用,使得测试规范不断升级,ISO10605标准的电防护要求甚至到了25KV
发表于 2019-09-20
汽车电子中的ESD保护应该怎样来设计
TDK推出具有高ESD鲁棒性车载以太网用贴片压敏电阻
高达25 kV的可靠ESD保护 在高数据速率下低电容、窄公差,以确保信号的完整性 小型尺寸:1.0 x 0.5 x 0.5 mm 工作温度高达150 °C  TDK株式会社凭借新型(AVRH10C221KT1R5YA8)产品扩大了其车载以太网用贴片压敏电阻的产品阵容,该新型产品具有非常高的ESD鲁棒性,特别适合用于恶劣的环境中。因此,该AVR系列新产品还可提供高达25 kV(IEC61000-4-2)的可靠ESD保护。此外,由于采用非常精确的贴片技术和优化的制造工艺,新贴片压敏电阻具有1.5±0.13 pF低电容。通过采用IEC 1005封装(1.0 x 0.5 x
发表于 2019-09-17
TDK推出具有高ESD鲁棒性车载以太网用贴片压敏电阻
技术文章—JESD204C入门:新特性及其内容
在JESD204C入门系列的第1部分中,通过描述它解决的一些问题,对JESD204标准的新版本进行了说明。通过描述新的术语和特性来总结B和C版本标准之间的差异,然后逐层概述这些差异。因为第1部分已经奠定了理解基础,现在我们来进一步研究一下JESD204C标准几个更值得注意的新特性。 64b/66b和64b/80b链路层 对于64b/66b链路层,66位数据块由两个同步头位,后接八个八位位组的样本数据组成,其中部分是基于IEEE 802.3第49条定义的数据块格式。与IEEE标准不同的是,它没有编码——有效载荷数据只是转换器样本数据,由传输层打包到数据帧中。由于没有编码来确保发生一定数量的数据转换来提供dc平衡
发表于 2019-09-12
技术文章—JESD204C入门:新特性及其内容
技术文章—ESD保护装置·对策元件基础知识
下面对村田的陶瓷基体、半导体基体、各种ESD(静电放电·浪涌)保护装置·对策元件的构造和原理进行说明。 陶瓷基体 村田提供的陶瓷基体ESD保护装置使用被称为「电极间放电方式」的机理。这个产品的内部电极是反向构造,通常是绝缘状态,施加高电压时,内部电极间产生放电,电流流入地下。产品的特性受内部电极间的距离和材料等控制。与电压可变阻抗方式的抑制型相比,端子间静电容量小,具有优良的循环耐性,主要用于智能手机的天线和高速数据通信线。  导体基体 半导体基体的ESD保护装置使用被称为齐纳二极管方式的机理。二极管是P型半导体(电子不足的状态)和N型半导体(电子有余量的状态)的结合物。&nbs
发表于 2019-08-30
技术文章—ESD保护装置·对策元件基础知识
射频模块天线端的ESD该如何设计?
摘要:硬件工程师在设计产品时,ESD抗扰度是一个重要的考虑指标。静电对于大部分电子产品来说都存在危害,射频模块对静电更加敏感。那么针对射频模块类产品,ESD抗扰度应当如何考虑和设计呢? 关于ESD抗扰度等级,不同产品不同行业对应着不同的标准,国际电工委员会所颁布的IEC61000-4-2标准适合于各种电气与电子设备做电磁兼容性的测试。在进行产品设计前需要先规定好产品的ESD抗扰度的等级,要么根据标准来定义要么根据产品实际需要来定义。这样才可以有依据的进行产品设计及测试。   关于ESD抗扰度等级的实现方法,主要有外壳设计、硬件设计及PCB布局、元器件选型、软件修复等。其中在硬件设计方面,一个
发表于 2019-07-18
射频模块天线端的ESD该如何设计?
小广播
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2019 EEWORLD.com.cn, Inc. All rights reserved