datasheet

IMEC解析晶体管微缩工艺技术前景

2019-07-22来源: 半导体行业观察关键字:IMEC  晶体管微缩  设计工艺协同优化

IMEC在Semicon West之前举办了一个技术论坛。我看到了这些论文,并采访了其中三位作者。以下是我认为他们研究的关键点的总结。


Arnaud Furnemont


Arnaud Furnemont的演讲名为“From Technology Scaling to System Optimization”。简单的2D尺寸缩放已经放缓。设计工艺协同优化(DTCO)已导致标准单元高度降低,但随着单元高度降低,鳍片数量也随之减少,因此需要器件工艺优化以保持性能。依靠DTCO来微缩芯片面积仍然很重要,但我们还需要从系统工艺协同优化(STCO)的系统角度自上而下地进行面积微缩。


随着尺寸缩小,每种技术最终都会达到极限,并且需要从2D到3D的过渡。我们已经看到2D NAND转换到3D NAND时会发生这种情况。对于DRAM来说,他不相信D13/ D14节点下的电容器能够继续缩放下去,因此需要3D的解决方案。3D XPoint 存储器需要增加层数,逻辑工艺也必须转换为3D的。图1总结了工艺技术对存储器半节距的限制。


图1.存储器缩放的限制


对于逻辑工艺的缩放,存在以一种比较智能方式:依照功能分区域分工艺制作。最后采用微型TSV工艺和薄型晶圆背面供电方式,将单独制造的SRAM和逻辑芯片集成起来,以提供更高度优化的解决方案,见图2。



Naoto Horiguchi


Naoto Horiguchi发表了一篇题为“Vertical Device Options for CMOS Scaling”的论文。论文的主要观点是,相比于以往水平放置的SRAM,垂直器件可以使SRAM阵列面积缩小,见图3。


图3.垂直晶体管SRAM


而且这项工作和之前的论文相符,因为通过制造仅SRAM阵列,工艺制程相对于完整的逻辑制程得以简化,例如SRAM仅需要大约4个金属互连层,而前沿逻辑制程需要12层或更多。


图4和图5展示了5nm节点级别的垂直SRAM阵列的基本工艺流程。蓝色的工艺步骤是EUV层(注意顶部电极是加粗蓝色字体(Nanowirepillars),但也是EUV层)。


这项工作也发表在VLSI Technology Forum [1],和通过图4和图5以及VLSI论文的分析可以得到更详细工艺制程的概括如下。


1.沉积N型外延层。

2.使用2个张掩模来制造高掺杂的N和P阱。

3.生长70nm厚的P型沟道外延层。

4.用EUV掩模和蚀刻工艺来形成8nm直径的纳米线柱阵列。蚀刻量是大约100nm接触到高掺杂阱中。

5.用EUV掩模和蚀刻工艺形成多组柱之间的浅槽隔离。

6.填充沟槽,然后回蚀刻氧化物凹槽,这暴露出纳米柱的上部区域以形成栅极。

7.进行化学氧化以产生和界面氧化物,然后进行HfO2和TiN的ALD沉积。

8.沉积钨(W)填充物,CMP平面化,然后进行凹槽蚀刻。

9.EUV掩模图形化和蚀刻以形成栅极,然后进行氧化物填充。

10.EUV掩模图形化,蚀刻和W填充以产生底部栅极接触。

11.EUV掩模图形化,蚀刻和W填充以产生交叉耦合。

12.沉积,图形化和蚀刻阻挡层,然后选择性外延SiB,以形成PMOS的顶部源极/漏极。

13.沉积,图形化和蚀刻阻挡层,然后选择性外延SiP,以形成NMOS的顶部源极/漏极。然后沉积氧化物。

14.EUV掩模图形化,蚀刻和W填充以产生顶部电极。沉积并平坦化ILD氧化物层。

15.EUV掩模图形化,蚀刻和W填充以产生栅极接触。

16.EUV掩模图形化,蚀刻和W填充以产生顶部电极接触。

17.沉积并平坦化氧化物,使用EUV掩模和蚀刻来形成金属1沟槽,然后填充铜并抛光。

18.EUV掩模图形化,蚀刻和W填充用于制作超级通孔。

19.EUV掩模图形化和蚀刻用于制造金属2和通孔2,然后填充铜并抛光。


该流程用于制作垂直SRAM测试器件。完整流程将包括至少两个以上的金属层,并且可能包括用于ESD保护的一些处理。该阵列可以与逻辑芯片和背面配电集成在一起,如图2所示。


Zsolt Tokei


Zsolt Tokei发表了一篇论文名为“3nm Interconnects and Beyond: A toolbox to Extend Interconnect Scaling”。为了继续缩小与电阻- 电容(RC)的互连问题,需要解决成本,工艺漂移和机械稳定性问题。图6总结了之后的方向。


图6.之后的方向


为了更好的布线,传统双大马士革工艺会引入了超级通孔技术。为了降低RC delay,又会采用无阻挡层并且金属间有“气隙”(Air gap)的金属互联工艺(大概是用“半大马士革工艺”制作)。此外,还有可能将薄膜晶体管集成到BEOL中以增加其他功能。


半大马士革工艺流程如下:


1.在电介质膜中图案化并蚀刻通孔开口。

2.用钌(Ru)填充通孔并继续Ru沉积,直到在电介质上形成Ru层。

3.然后将Ru掩蔽并蚀刻成金属线。

4.在金属线之间形成“气隙”。


Ru的底部虽然有Ti粘附层(可能提高电阻值),但是通孔与金属线界面是连续的Ru,这减小了电阻,并且气隙减小了层间电容。Zsolt不愿意透露“气隙”的制作工艺,但我猜可能会是先均匀沉积一种薄膜,然后用另一种沉积来夹断封口并形成“气隙”。


这项技术已经用于制造了世界上第一个21nm节距的金属互连层。图7总结了结果。


图7. 21nm间距互连


图8示出了BEOL中的薄膜晶体管(TFT)并描述了一些应用。


图8. 后段薄膜晶体管


结论


IMEC继续开展尖端研究,以支持持续微缩和改善半导体性能。


关键字:IMEC  晶体管微缩  设计工艺协同优化

编辑:muyan 引用地址:http://news.eeworld.com.cn/manufacture/ic468688.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:日韩贸易战将对半导体带来多大的影响
下一篇:贸易之战,迫使韩国半导体出口锐减30%

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

新的固态电池技术又来了!

新的固态电池技术又登场了!根据了解,廉价、大容量的固态电池有可能使以往的实用化构思提前实现。据悉,开发该固态电池产品的是比利时的研究机构IMEC,松下也参与了其中电解质材料的开发。IMEC于6月宣布,开发出了体积能量密度为425 h /L的固体电解质锂离子充电电池(图1)。假设正极活物质使用磷酸铁锂(LFP),而负极活物质使用金属锂。 图1 2024年达成1000 Wh/L这张图展示了使用电解液的锂离子电池和IMEC开发的固体电池的体积能量密度变迁。作为电解液锂离子电池产品,400 Wh/L已经是其标准值,在实验室中也存在过700 Wh/L的实例,如果未来没有突破
发表于 2019-08-15
新的固态电池技术又来了!

IMEC研发新型固态电池电解质 让固态电池可在2小时之内充满电

(图片来源:IMEC官网)据外媒报道,比利时微电子研究中心(IMEC)宣布,其与 EnergyVille合作,合力推出了固态锂金属电池,该电池的能量密度超过400 Wh/liter,充电速度提升至2小时(0.5C)就可将电池充满。此外,IMEC还宣布,其已经在位于比利时 Genk的EnergyVille园区的固态电池包试生产线上,升级电池材料和电池工艺;而且还与比利时哈塞尔特大学(University of Hasselt)建立了合作。根据其固态电池发展路线图,IMEC的目标是要在2024年,让固态锂金属电池的性能超过湿式锂离子电池,而且要达到1000Wh/L,充电速率达到2-3C。目前的可充电锂离子电池
发表于 2019-07-17
IMEC研发新型固态电池电解质 让固态电池可在2小时之内充满电

电子方式盗车将不再可能!IMEC推新型低功耗蓝牙测距技术

(图片来源:现代汽车集团)据外媒报道,欧洲微电子研究中心(IMEC)为安全、被动非接触式车钥匙推出的新型低功耗蓝牙(BEL)技术,可让以电子方式盗车的行为变得“不可能”。据该研究中心所说,IMEC的解决方案准确度高,而且满足最高的安全要求,阻止人们以电子方式盗车。该解决方案使用标准芯片技术,可大规模应用于汽车、智能手机或是智能建筑的传感器中。欧洲微电子研究中心是全球纳米电子和数字技术领域内最重要的研究和创新中心,总部设在比利时鲁汶(Leuven)和荷兰埃因霍芬(Eindhoven)。IMEC物联网主管Kathleen Philips表示:“为了让非接触式车钥匙与车门锁之间的通信更加安全,汽车行业正在研究各种解决方案。而IMEC
发表于 2019-06-13
电子方式盗车将不再可能!IMEC推新型低功耗蓝牙测距技术

IMEC:SoC 未来发展新方向

IMEC举办了新闻发布会及其未来峰会,来探讨未来消费和工业产品的技术发展。该峰会讨论了许多与健康相关的发展,包括神经科学、健康传感器以及固态电池,以支持下一代物联网设备。他们还积极与ASML公司合作,开发更高吞吐量的EUV技术,以实现精细半导体器件的设计。在这里,我们将集中讨论可能影响未来内存和存储技术的发展。我们最近写过关于异构芯片设计(包括3D结构)的发展。来自IMEC的Julien Ryckaert谈到了逻辑缩放,他所讨论的原理将影响未来的固态存储器。其中,系统技术协同优化(STCO)的概念被视为是可以实现更高密度SoC设计的重要方法。(IEMC对系统技术协同优化(STCO)的看法 来自IMEC演示文稿的图片
发表于 2019-06-11
IMEC:SoC 未来发展新方向

Imec和Bloomlife公布了首款可穿戴式5通道ECG原型

Imec和Bloomlife公布了第一款可穿戴式5通道心电图(ECG)芯片的原型,可连续准确地监测胎儿心率和移动性。利用imec的集成电路IP,Bloomlife专门制造的BeatleIC芯片,其效率足以实现长期和连续使用,纽扣电池的电池寿命约为一周。该装置可以在非常低的振幅水平(3到15μV峰 - 峰值之间)下进行胎儿ECG数据采集。合作伙伴计划推出消费产品,包括集成在可穿戴贴片中的传感器,智能手机应用程序,以及可由医学合格人员使用的风险管理平台。据imec关于互联健康解决方案的电路开发研发经理Nick Van Helleputte称,“Bloomlife的这一发展是imec在纳米电子学和数字技术方面的专业知识如何转化为越来越小
发表于 2019-05-31

利用工程加工基板实现晶体管微缩化之途径

晶体管的持续微缩化对我们的日常生活有着超乎寻常的影响力。回想1997年,IBM所制造的巨型超级计算机“深蓝”重量达到1.4吨,运算能力为11.38 GFLOPS 。“深蓝”在六局国际象棋大赛中击败了著名的俄罗斯国际象棋大师卡斯帕罗夫。而如今,“深蓝”所拥有的运算能力在一部智能手机中就能实现,例如,iPhone 4S所采用的A5处理器的运算能力就能达到16 GFLOPS。2011年,IBM的沃森(Watson)超级计算机由10个机架的IBM Power 750服务器组成,配备15TB的随机存取储存器(RAM)以及2,880个处理器,运算总能力达到80 TFLOPS,在《危险边缘》战胜了两位最优秀的节目冠军。你能想象在10年内
发表于 2013-07-29
利用工程加工基板实现晶体管微缩化之途径

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 市场动态 半导体生产 材料技术 封装测试 工艺设备 光伏产业 平板显示 电子设计 电子制造 视频教程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2019 EEWORLD.com.cn, Inc. All rights reserved