后摩尔时代,先进封装将迎来高光时刻

最新更新时间:2021-09-03来源: 中国电子报社关键字:封装  后摩尔时代 手机看文章 扫描二维码
随时随地手机看文章

自晶体管被发明以来,集成电路一直遵循摩尔定律发展——每 18 个月晶体管特征尺寸减小一半,尺寸减小,实现更高密度集成,功能、性能以及能效比大幅提升,成本降低,一如过去半个多世纪以来微处理器(Micro-processor)和半导体存储器芯片所呈现出的发展特点一样。为了使特征尺寸持续缩小,作为实现图形线宽最为核心的工艺——光刻技术,从最初的紫外光G-line线(436nm)发展至今日的极紫外EUV(13.5nm)光刻技术。MOSFET晶体管也从早期二维结构进入3D FINFET,以延续摩尔定律。今年,海思麒麟9000系列采用5nm工艺节点制造,单颗芯片内含有约150亿个晶体管。当前,国际上台积电、三星、英特尔等领先厂商仍在积极开展致力于持续缩小晶体管特征尺寸的研发。今年,台积电年度技术研讨会讨论了使用极紫外EUV光刻技术让工艺节点缩小到3nm。韩国三星电子宣布了其新一代3nm节点计划及日程表。美国IBM也发布了2nm器件研发计划。但是,最初CMOS制程工艺节点与晶体管的栅极长度相对应,直观反映集成电路晶体管器件微型化的程度。如英特尔Intel CEO Pat Gelsinger近日在Intel Accelerated大会上指出的,进入3D晶体管时代后方案的多样化其实不再指代任何具体的度量方法,无法全面展现该如何实现效能和性能的最佳平衡。也有人讲,摩尔定律本质上是经济规律,按照它的指引,大家有利可图,且利润不菲。集成电路发展早期,确实如此,而且持续了将近半个多世纪。但是,进入1Xnm节点后,一条晶圆线动辄投入百亿美元,因此,如何实现效能和性能的平衡成为业内领先企业的发展战略。

龙头企业加速布局3D集成封装技术 

随着后摩尔时代的到来,先进集成封装技术被推向舞台的正中央。近来,台积电、英特尔、三星等半导体领先厂商均在加速部署3D集成封装技术。近日,台湾工业技术研究院研究总监 Yang Rui预测,台积电将在芯片制造业再占主导地位5年,3D 集成封装是关键。如果说摩尔定律是通过缩小特征线宽尺寸将更多晶体管塞进一颗芯片里,以实现更多功能,那么,后摩尔时代先进集成封装则是将更多裸芯片像叠床架屋一样堆放在一起并塞进一个封装内。而且,还要在这些水平、垂直方向堆叠的裸芯片之间通过最小尺寸导电通道互连起来。其中,实现裸芯片厚度方向电气连接的通道即是硅通孔技术(Through-Si-Via,TSV),堆放裸芯片之间的电气连接即是微凸点(Micro-bump)等,同一水平面上裸芯片之间的电气连接的通道则是再布线金属层(Redistribution Layer,RDL),这三者即是后摩尔时代先进集成封装的关键要素。

当前,最具代表性后摩尔先进集成封装技术主要有台积电推出的CoWoS(Chip-on-Wafer-on-Substrate)、3D SoIC(System-on-Integrated-Chips)、InFO_SoW(Integrated Fan-outWafer-Level-Package_System-on-Wafer)等,如今年全球TOP 500超算榜排名第一的日本超算富岳所搭载的 Fujitsu A64FX 处理器就采用了台积电 CoWoS 封装技术,我国华为海思升腾910、燧原智能科技DTU1.0等芯片据悉亦是采用台积电 CoWoS技术,最近报道的特斯拉Tesla Dojo训练芯片也采用了台积电InFO-SOW技术平台。后摩尔先进集成封装技术还包括英特尔推出的2.5D 嵌入式多互连桥(EMIB)技术、3D 封装 Foveros 技术,以及将 EMIB 与 Foveros 相结合的 Co-EMIB 技术等,2020年他们推出的Lakefield微处理器即采用了3D 封装 Foveros 技术。近日,韩国三星电子也公布了其 3D 封装技术为 Extended-Cube,简称 X-Cube,通过 TSV 进行互连可将 SRAM 层堆叠在逻辑层上,SRAM 与逻辑部分分离能腾出更多空间来堆栈更多内存,该技术已能用于7nm乃至5nm工艺。

后摩尔时代多种先进封装技术与先进工艺节点融合趋势明显 

可以讲,对先进集成封装追求一直伴随着集成电路产业的发展,这同时源于对晶体管集成极限追求的探索和对摩尔定律失效前景的担忧。早在1976年,美国通用电气公司研究人员提出开发可贯穿IC芯片体厚度方向的导电通道,以支持芯片体堆叠集成。但是,当时,集成电路正处于青年期,无法与摩尔定律——晶体管尺寸持续缩小技术路线竞争。2002年前后,集成电路进入深亚微米节点,日本半导体产业界启动了超级半导体芯片研发计划,以期开发将裸芯片堆叠集成技术实现更高密度3D集成。2007年前后,韩国三星电子演示了基于TSV互连的多层裸芯片堆叠集成,再一次将集成电路先进集成封装技术研发推向高潮。也是在此时段,我国也启动了TSV三维封装技术相关研究计划。然而,2016年苹果公司推出的A10处理器采用了台积电公司InFO先进封装技术,英特尔公司采用了EBIM技术应用其可编程逻辑器件产品上,以TSV互连技术为代表的先进集成封装技术的社会热度直线下降。

随着人工智能、大数据、云计算、异构计算等的快速发展,Chiplet(芯粒)设计理念再度兴起。其实Chiplet并非新概念,它通过先进集成封装技术将不同工艺节点的裸芯片混合集成,以解决传统延续摩尔定律带来的超大面积单颗SoC芯片的良率、成本、开发成本与周期长等问题,尤其是在价值高但是产品市场需求不够大的情况,Ciplet带来的IP复用会带来更多收益。

今天,以TSV互连、RDL、Micro-bump为核心要素的后摩尔时代先进集成封装技术呈现出与Chiplet融合、摩尔定律前沿工艺节点融合的特征与趋势,与已成为支撑高效能计算SoC芯片的最为先进技术平台,是台积电、英特尔、三星电子等头部企业技术发展战略布局的关键点。

后摩尔时代先进封装与Chiplet的设计理念互为支撑 

当裸芯片之间互连尺寸与芯片内晶体管互连尺寸接近时,后摩尔时代叠床架屋的裸芯片体究竟是一颗芯片还是一个封装体?可以说,封装体既是芯片,更是系统。

未来,TSV互连、RDL、Micro-bump等关键互连要素的特征尺寸将进一步缩小,芯片种类及数目、堆叠层数更多,架构与接口标准化,多信号域多类别器件的渗透应用扩展,将是后摩尔时代的先进集成封装重要发展方向。

尽管后摩尔时代先进集成封装的理念很简单、很容易理解,但是工程实现却非常具有挑战性。从工艺制程层面讲,硅通孔TSV互连工艺引入以及所增加的超薄晶圆片操作等工艺步骤,会严重影响集成电路芯片工艺制程,兼容性、可制造性、工艺制程监测管控等面临一系列的挑战,这需要工艺、材料、装备等产业协同。从设计层面讲,后摩尔时代的先进封装意味着芯片设计由传统二维平面设计进入三维空间设计,必须有设计方法学与EDA工具、三维架构、接口标准化等配套支撑。

后摩尔时代的先进集成封装正在重塑产品的供应链、价值链,也在影响着产业形态、竞争格局。传统IC产品一般采用由IC代工厂、封装厂等分工接力完成的模式,而今,价值的天平正在向代工厂倾斜。以英特尔Lakefield微处理器为例,集成电路芯片的TSV工艺、Chip-on-Wafer等均由英特尔公司完成,这些环节成为技术链条中最为关键的部分,在产品成本中占比较大,且附加值高。而且,先入为主的优势突出,生态一旦形成,对于后来者而言,意味着门槛高筑,市场进入难度更大。

后摩尔时代的先进封装技术与Chiplet的设计理念互为支撑、互为成就,在制造领域,可能会使传统的封装厂、未进入的代工厂处于不利竞争地位,高效能计算SoC芯片设计厂面临供应链集中、可选制造厂越来越少,处于不利竞争地位。但是,在IC设计领域也有可能打开一扇窗,为众多专注于做专用IC芯片的中小企业提供发展机遇。Chiplet 的发展前景如何,特别是独立第三方Chiplet 供应商的商业模式是否成立,谁会从中获益,还要拭目以待。

2008年前后,我国集成电路产业开始布局后摩尔时代先进封装技术,项目成员单位包括国内知名高校以及国内知名代工厂、封装企业,起步不算晚,并取得了一系列研究成果,培育了多家先进封装材料、装备优秀企业,在CMOS图像传感器、RF MEMS等产品领域取得了突破发展。但是,鉴于我国在高效能计算CPU等产业链的发展情况,该领域的产业化应用方面已经滞后于台积电、英特尔等国际头部公司,差距正在拉大,且技术门槛正在抬高。当前,先进封装技术正处于发展关键期,建议国家主管部门加强顶层设计、引导,产业头部企业发挥责任担当,产业链协同攻关,勇攀科技高峰,解决“卡脖子”难题,引领集成电路产业安全、健康发展。

作者马盛林,系厦门大学机电工程系副教授


关键字:封装  后摩尔时代 编辑:王兆楠 引用地址:后摩尔时代,先进封装将迎来高光时刻

上一篇:芯和半导体联合新思科技业界首发EDA平台
下一篇:Cadence发布突破性新产品 Integrity 3D-IC平台,加速系统创新

推荐阅读

Vishay推出两款采用SMA(DO-214AC)封装的新型第7代1200 VHyperfast恢复整流器
Vishay推出两款采用SMA(DO-214AC)封装的新型第7代1200 V FRED Pt® Hyperfast恢复整流器1 A整流器适用于工业和汽车应用,Qrr低至150 nC,VF为1.10 V,同时降低寄生电容并提高Erec美国 宾夕法尼亚 MALVERN、中国 上海 — 2023年1月18日 — 日前,Vishay Intertechnology, Inc. 宣布,推出两款新型第七代1200 V FRED Pt® Hyperfast恢复整流器---VS E7MH0112-M3和VS-E7MH0112HM3。这两款1 A整流器采用SMA(DO-214AC)封装,反向恢复电荷(Qrr)和正向压降达到同类器件先进水平。Vish
发表于 2023-01-18
Vishay推出两款采用SMA(DO-214AC)<font color='red'>封装</font>的新型第7代1200 VHyperfast恢复整流器
采用紧凑型 DFN 封装、具有最高通流能力,Bourns 推出新款 PTVS 二极管系列
采用紧凑型 DFN 封装、具有最高通流能力,Bourns 推出新款 PTVS 二极管系列全新双向 PTVS 二极管系列具备 20 kA、8/20 µs 浪涌处理能力和低的钳位电压,专为大功率 DC 线路应用设计2023年1月17日 - 美国柏恩 Bourns 全球知名电子组件领导制造供货商,推出 Bourns 最高通流能力的双向功率瞬态电压抑制器 (PTVS) 二极管系列。Bourns® PTVS20-015C-H可采用紧凑型表贴式 DFN 封装,能够在 15 V 的低电压下处理 20 kA、8/20 µs 的电流浪涌,这些特性在需要大功率 DC 线路保护的应用中提供有效的静电放电 (ESD) 保护。Bourns® PTVS20-0
发表于 2023-01-17
采用紧凑型 DFN <font color='red'>封装</font>、具有最高通流能力,Bourns 推出新款 PTVS 二极管系列
意法半导体推出具超强散热能力的车规级表贴功率器件封装ACEPACK SMIT
2023 年 1 月 16日,中国——意法半导体推出了各种常用桥式拓扑的ACEPACK™ SMIT 封装功率半导体器件。与传统 TO 型封装相比,意法半导体先进的ACEPACK™ SMIT 封装能够简化组装工序,提高模块的功率密度。工程师有五款产品可选:两个 STPOWER 650V MOSFET半桥模块、一个 600V超快二极管整流桥、一个 1200V 半桥全波整流模块和一个1200V晶闸管半桥整流模块。所有器件均符合汽车行业要求,适用于电动汽车车载充电机(OBC) 和 DC/DC变换器,以及工业电源变换。意法半导体的 ACEPACK SMIT贴装封装,顶部绝缘散热,使用直接键合铜 (DBC)贴片技术,实现高效的封装顶部冷却。在A
发表于 2023-01-16
意法半导体推出具超强散热能力的车规级表贴功率器件<font color='red'>封装</font>ACEPACK SMIT
英飞凌推出PQFN 封装、双面散热、25-150V OptiMOS™源极底置功率MOSFET
英飞凌推出PQFN 封装、双面散热、25-150V OptiMOS™源极底置功率MOSFET【2023年01月13日,德国慕尼黑讯】未来电力电子系统的设计将持续推进,以实现最高水平的性能和功率密度。为顺应这一发展趋势,英飞凌科技有限公司 推出了全新的3.3 x 3.3 mm2 PQFN 封装的源极底置功率MOSFET,电压范围涵盖25-150 V,并且有底部散热(BSC)和双面散热(DSC)两种不同的结构。该新产品系列在半导体器件级层面做出了重要的性能改进,为DC-DC功率转换提供了极具吸引力的解决方案,同时也为服务器、通信、OR-ing、电池保护、电动工具以及充电器应用的系统创新开辟了新的可能性。该新产品系列采用了英飞凌最新的MO
发表于 2023-01-13
英飞凌推出PQFN <font color='red'>封装</font>、双面散热、25-150V OptiMOS™源极底置功率MOSFET
突破美方封锁 国产小芯片4纳米封装开始量产
据台湾“中时新闻网”1月8日报道,用先进的封装技术连接功能不同的数个芯片以达到先进制程芯片功能的小芯片(又称晶粒)技术,被视为中国突破美国芯片科技禁运的快捷方式。长电科技开发的先进封装技术已开始为国际客户进行芯片封装量产。移动资讯APP“快科技”报道,面对西方国家对中国进行包括极紫外(EUV)光刻机在内的半导体设备禁运,以小芯片等先进封装技术将成熟制程的芯片组合连结后达到先进制程芯片功能的技术,成为中国突破美方科技禁运的重要路线之一,很快获得明显进展。报道说,长电科技宣布,该公司开发的XDFOI小芯片高密度多维异构集成系列工艺已按计划进入稳定量产阶段,同步实现国际客户4纳米节点多芯片系统集成封装产品出货,最大封装体面积约为1500平
发表于 2023-01-10
苹果公司申请泰坦项目新专利 在汽车电子架构中封装控制组件
据外媒报道,美国专利商标局(USPTO)公布了一项新的苹果“泰坦计划”专利申请,该专利涉及电子封装,尤其是汽车电子架构中控制组件的封装。研究人员指出,当车辆添加新的功能时,车辆中电子系统的封装通常会按顺序进行。对于具有给定特征的车辆,所增加的重量取决于现有车身结构、当前线束配置和车辆内可用的安装空间。这种循序渐进的方法,使大量控制单元分布在整个车辆中,并安装在不同的位置。例如,在现有线束中使用尾纤(pigtail)或接头,或添加新的线束或电缆,可以执行新的功能。通过这种方式构建新电子系统,通常会增加车辆中的控制单元、紧固件、支架、线束、电缆连接器等的数量,反过来又增加了重量和制造复杂性。一体化电子封装从其中一个方面看,苹果的发明涉及
发表于 2023-01-06

推荐帖子

求助API error 24
今天烧写突然出现这个错误,有人知道怎么恢复吗?求助APIerror24
安_然 微控制器 MCU
BeagleBone Black设计:更新BBB底板PCB的3D效果,分享一下Altium Designer PCB的3D...
本帖最后由anananjjj于2014-5-1021:16编辑 绘制完BBB底板的PCB图之后,拿去制板去了,等待的时候老是觉得自己的PCB3D效果不够好!在网上查了查教程,发现添加3D库也不是很困难,于是就更新了BBB底板PCB的3D效果,同时分享一下AltiumDesignerPCB的3D绘制的经验! 我的效果图如下: 正面: 背面: 刚开始感觉绘制自己的3D库会很麻烦,在网上找了篇PDF的教程,发现里面说在
anananjjj DSP 与 ARM 处理器
1602液晶显示时钟
/*设计者:李文功能:1602液晶显示时钟,并且可调。*/#include<reg52.h>//头文件#include<intrins.h>#defineucharunsignedchar//宏定义#defineuintunsignedintsbitwela=P2^7;//定义位类型sbitdula=P2^6;sbitrs=P3^5;sbiten=P3^4;sbitkey1=P3^6;//功能键sbitkey2=P3^3;//按键加sbit
lw209 单片机
利用创造性补偿实现小型放大器驱动200 mW负载
本帖最后由天明于2014-8-2909:38编辑 >> 利用创造性补偿实现小型放大器驱动200mW负载
天明 ADI参考电路
帮忙介绍一个10倍的运放芯片
AD转换之前先想将电压信号放大10倍,能否推荐一个价格不适合贵的很是精确度比较高的运放芯片! 谢谢!帮忙介绍一个10倍的运放芯片
轩辕情伤 嵌入式系统
光隔离探头实测案例——氮化镓GaN半桥上管测试
测试背景地点:国外某知名品牌半导体企业,深圳氮化镓实验室测试对象:氮化镓半桥快充测试原因:因高压差分探头测试半桥上管Vgs时会炸管,需要对半桥上管控制信号的具体参数进行摸底测试测试探头:麦科信OIP系列光隔离探头现场条件因该氮化镓快充PCBA设计密度很高,阻容采用0402器件,只能采用不是最优方案的同轴延长线连接(通常推荐采用MCX母座连接,可最大限度减少引线误差)。现场连接图如下: ▲图1:接线 现场测试步骤1.将探头连接10X衰减器,并将衰减器插入同轴延长线;2
Micsig麦科信 测试/测量
小广播
换一换 更多 相关热搜器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 市场动态 半导体生产 材料技术 封装测试 工艺设备 光伏产业 平板显示 EDA与IP 电子制造 视频教程

词云: 1 2 3 4 5 6 7 8 9 10

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved