芯和半导体在DesignCon2023大会上发布新品Notus,并升级高速数字解决方案

芯和半导体在近日举行的DesignCon 2023大会上正式发布了针对封装及板级的信号完整性、电源完整分析和热分析的全新EDA平台Notus。本届DesignCon大会在美国加州的圣克拉拉会展中心举办,从1月31日到2月2日,为期三天。
Notus平台基于芯和半导体强大的电磁场和多物理仿真引擎技术,为设计师提供了一种更加高效且自动的方式,满足在信号完整性、电源完整性和热分析方面的设计需求。Notus平台提供了一套综合的仿真流程,包含有电源直流分析、电源频域阻抗分析、去耦电容优化、信号拓扑提取、信号互连模型提取和热分析等多个关键应用。
除了Notus,芯和半导体还在大会上带来了其先进封装解决方案和高速数字解决方案的重要升级,以下是其中的部分亮点:
2.5D/3DIC 先进封装电磁仿真工具Metis的仿真性能得到了进一步的提升。独有的三种仿真模式:速度优先、平衡、精确优先,进行了新的改进,以帮助用户实现最佳的精度-速度权衡。
全波三维电磁场仿真工具Hermes,进一步改进了其自适应网格技术,以更快地收敛实现期望的精度。它提升了针对封装和PCB设计的编辑功能,例如过孔、走线和形状的编辑操作。 Hermes还支持板级天线的分析,配合强大的数据后处理功能可以显示查看远场和近场电磁仿真云图。
ChannelExpert基于图形化的电路仿真平台,为用户提供了快速、准确和简单的方法分析高速通道。它支持IBIS/AMI仿真并集成了符合各种SerDes和DDR标准的规范。ChannelExpert 提供了一整套完整的高速通道综合分析,包括频域S参数、时域眼图、统计眼图、COM以及参数化扫描和优化等。在新版本中,ChannelExpert集成了Hermes和Notus电磁场建模工具以支持场路联合仿真功能,并且支持AMI建模和最新的DDR5标准。
升级后的高速系统仿真套件Expert系列中的其它工具,包括SnpExpert, ViaEpxert, CableExpert, TmlExpert,进一步提高了易用性和用户体验,添加了更多内置的模板,以更轻松迅捷地实现S 参数、过孔、电缆、传输线的分析评估等。
登录芯和官网了解更多产品信息。
关键字:芯和半导体 高速数字
编辑:张工 引用地址:芯和半导体在DesignCon2023大会上发布新品Notus,并升级高速数字解决方案
推荐阅读
有奖直播:是德科技测试测量峰会-高速数字论坛
直播时间:2023年3月31日(周五)下午14:00—16:10直播主题:是德科技测试测量峰会-高速数字论坛直播简介:
世界正在变得更加数字化、互联化和智能化,算力成为社会重要生产力之一,数据中心成为数字化转型发展的基础设施。大数据、人工智能、云计算等领域的发展,服务器内的高速硬件数据交互需求也变得愈发紧迫。
作为先进的解决方案提供商,是德科技一直致力于为业界提供先进的测试、仿真和模拟方案,是德科技高速数字与光通信测试测量峰会将于2023年3月31日举办,峰会将邀请众多业界嘉宾、媒体及生态合作伙伴,聚焦新时代通信互联技术创新,围绕新一代高速数字接口与下一代光通信技术,探讨更多落地化场景实例。扫码报名:
发表于 2023-03-21
芯和半导体荣获3D InCites “Herb Reiter 年度最佳设计工具供应商奖”
芯和半导体荣获3D InCites “Herb Reiter 年度最佳设计工具供应商奖”国内EDA行业领导者芯和半导体,由于其Metis平台在2.5D/3DIC Chiplet先进封装设计分析方面的杰出表现,近日在半导体行业国际在线平台3D InCites的评选中,获封2023“Herb Reiter 年度最佳设计工具供应商奖”称号。“Xpeedic芯和半导体去年宣布Chipletz采用了Metis平台用于智能基板产品的设计,这一事件引起了我们极大的关注。“3D InCites创始人Françoise von Trapp表示,” 我们非常兴奋芯和半导体今年首次参加3D InCites年度奖项评选,通过行业专家评审以及工程师的网络投票
发表于 2023-03-10
芯和半导体在DesignCon2023大会上发布新品Notus,并升级高速数字解决方案
芯和半导体在DesignCon2023大会上发布新品Notus,并升级高速数字解决方案芯和半导体在近日举行的DesignCon 2023大会上正式发布了针对封装及板级的信号完整性、电源完整分析和热分析的全新EDA平台Notus。本届DesignCon大会在美国加州的圣克拉拉会展中心举办,从1月31日到2月2日,为期三天。Notus平台基于芯和半导体强大的电磁场和多物理仿真引擎技术,为设计师提供了一种更加高效且自动的方式,满足在信号完整性、电源完整性和热分析方面的设计需求。Notus平台提供了一套综合的仿真流程,包含有电源直流分析、电源频域阻抗分析、去耦电容优化、信号拓扑提取、信号互连模型提取和热分析等多个关键应用。除了Notus,芯
发表于 2023-02-02
芯和半导体在ICCAD 2022大会上发布 全新板级电子设计EDA平台Genesis
芯和半导体在ICCAD 2022大会上发布 全新板级电子设计EDA平台Genesis2022年12月*日,中国上海讯——国产EDA行业的领军企业芯和半导体,在近日厦门举行的ICCAD 2022大会上正式发布全新板级电子设计EDA平台Genesis,这是国内首款基于“仿真驱动设计”理念、完全自主开发的国产硬件设计平台。目标市场Genesis主要面向的是封装和PCB板级系统两大领域的中高端市场。随着电子系统向更高传输速率、更高设计密度和更高的设计功耗演进,采用传统PCB设计工具面临诸多风险,并耗费大量的人力及财力:1. 传统的PCB设计工具仅支持人工设置规则,工程师需要耗费大量的精力探究芯片设计指导书,通过仿真转换成实际项目要用的电气物
发表于 2022-12-27
Credo推出新品单通道112G/s高速数字信号处理Retimer芯片
Credo推出新品单通道112G/s高速数字信号处理Retimer芯片—— Screaming Eagle 单枚芯片传输速率高达1.6T/s兼具突破性性能表现和超高能效的全新线卡产品适用于超大规模数据中心、企业、5G及网络服务供应商等多种应用场景Credo近日宣布推出Screaming Eagle 112G LR(长距)数字信号处理Retimer芯片,芯片容量高达1.6Tbps。通过支持1.6T、800G、400G、100G及最低至10G的多种端口速率,Screaming Eagle可以满足超级数据中心、企业、5G运营商和网络服务提供商等诸多客户的海量数据传输需求。Credo市场部副总裁Scott Feller表示:“带宽是数字经济
发表于 2022-10-12
利用低价位数字测试仪器对高速时钟进行有效测试
当你需要测量高速时钟频率时,可能选择价位昂贵的台面仪器。而实际上,使用低价位数字测试仪器的数字捕获能力,再加上一些DSP软件函数即可测试高速时钟。下文介绍了具体的实现办法。奈奎斯特定律的混叠我们都相信,取样原理称,取样频率必须比被测最高频率高两倍。例如,当捕获160MHz的时钟,就要用320MHz以上的频率。如果使用33.333MHz取样器捕捉160MHz时钟,例如NextestMarerick公司的数字捕捉仪,则时钟信号必然会出现混叠,或者可能得到另一个较低的频率。一个160MHz时钟会混叠成为6.666MHz,因为160MHz正好比33.333MHz*5=166.666MHz低6.666MHz。用33.3333333MHz的取样
发表于 2022-10-08