ARM S3C2410学习手记

2020-01-13来源: eefocus关键字:ARM  S3C2410  学习手记

1.S3C2410处理器介绍

2410是三星公司的一款基于ARM920T内核的16/32位RISC嵌入式系统微处理器,主要面向手持设备和低功耗、高性价比的应用。频率达到203Mhz。ARM920T核由ARM9TDMI内核、存储管理单元(MMU)和高速缓存三部分组成。高速缓存由独立的16KB地址和16KB数据高速缓存组成。ARM920T有两个协处理器,CP14和CP15。CP14用于调试控制而CP15用于存储系统控制以及测试控制。


资源包括有:

◆1个LCD控制器(支持STN和TFT屏)。

◆1个SDRAM控制器,1个NAND Flash控制器。

◆3个通道的UART。

◆4个通道的DMA。

◆4个具有PWM功能的计时器和一个内部时钟。

◆8通道的10位ADC

◆触摸屏接口。

◆IIS总线、IIC总线。

◆2个USB主机接口,1个USB设备接口。

◆2个SPI接口,SD接口和MMC卡接口。

◆看门狗计数器。

◆117个通用I/O和24个外部中断源。


2.S3C2410的存储空间设置

S3C2410将系统的存储空间分为8组(Bank),每组的大小都是128MB,共1GB。Bank0到Bank5的开始地址是固定的,而Bank7的起始地址是Bank6的结束地址,而且是可调整的。Bank6、7用于ROM、SRAM或SDRAM。所有的内存块的访问周期,时钟延时等参数都可以分别设置。


S3C2410有3种启动方式,可以通过OM[1:0]管脚进行选择:

◆OM[1:0]=00时处理器从NAND Flash启动。

◆OM[1:0]=01是处理器从16位宽的ROM启动。

◆OM[1:0]=10是处理器从32位宽的ROM启动。


如果系统设置成为从NAND Flash中启动,启动时处理器会自动将NAND Flash中的前4KB代码内容加载到片内的steppingstone SRAM中,然后系统从SRAM中读取代码执行。之后SRAM中的引导程序应该要完成将代码从FLASH中加载到SDRAM的工作。启动完成后4KB的SRAM可以用于别的用途。如果是用别的方式启动,ROM必须定位在0x00000000的位置上,而4KB的启动SRAM被放置于0x40000000处。被映射到nGCS0片选的空间上的存储器就是启动存储器。

关键字:ARM  S3C2410  学习手记 编辑:什么鱼 引用地址:http://news.eeworld.com.cn/mcu/ic485486.html 本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:在ARM Linux 使用 Valgrind
下一篇:ARM NEON 编程系列1 - 导论

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

ARM linux内核在内存中的布局
Kernel Memory Layout on ARM Linux Russell King <rmk@arm.linux.org.uk>      November 17, 2005 (2.6.15)This document describes the virtual memory layout which the Linuxkernel uses for ARM processors.  It indicates which regions arefree for platforms to use, and which are used by generic
发表于 2020-01-19
ARM命令LDREX和STREX实现spinlock
在 include/asm-arm/spinlock.h 下有這麼一段#if __LINUX_ARM_ARCH__ < 6#error SMP not supported on pre-ARMv6 CPUs#endif好啦,前提就是:只有 ARM core 版本 >=6 才可以繼續:all spin lock primitives 到最後都是使用下面這個基本型: static inline void __raw_spin_lock(raw_spinlock_t *lock){    unsigned long tmp;1 
发表于 2020-01-19
ARM用户层发生异常后软硬件协同处理流程
我这里是要简单说一下,在ARM平台的用户层发生异常后的软硬件协同处理流程,是个大致的概况,对宏观了解后,具体细节内容网上有很多,可以自行查询。用户层程序正在执行时,遇到未定义的指令(ARM不是别的指令)或者SWI软件中断指令(产生系统调用),就会产生异常,这里以未定义指令异常为例进行说明:一旦出现未定义指令异常,CPU会自动做如下操作:(1)未定义模式(ARM七种运行模式的一种)下对应的lr(即R14,不同的运行模式有不同的lr寄存器)寄存器保存当前发生异常的指令下一条指令的地址。例如,在用户态有A B C 三条指令顺序执行,指令A发生未定义指令异常,则指令B的地址就会由CPU保存到未定义模式下的lr寄存器中,用于异常返回
发表于 2020-01-19
ARM处理器各个模式之间是如何切换的?
1、ARM处理器各个模式之间是如何切换的?答:除用户模式外的其他6种模式称为特权模式,这些模式中,程序可以访问所有系统资源,也可以任意进行处理器模式的切换。处理器模式可以通过软件控制进行切换(直接设置CPSR寄存器的后五位就可以在6种特权模式之间互相切换),也可以通过外部中断或异常处理过程进行切换(例如,在USR模式下,发生中断后切换到IRQ模式)。2、ARM各个模式之间切换时,上下文的保存哪些是硬件在做?哪些是操作系统在做?答:CPU做的:(1)把返回地址保存到相应模式的lr寄存器中,例如从usr模式切换到irq模式,CPU会将usr模式下的pc值,保存到irq模式下的lr寄存器中。(2)保存CPSR到相应模式的SPSR寄存器中
发表于 2020-01-19
ARM处理器的运行模式和ARM寄存器
一、ARM处理器共有7种运行模式 处理器模式描述用户模式(User,usr)正常程序执行的模式快速中断模式(FIQ,fiq)用于高速数据传输和通道处理外部中断模式(IRQ,irq)用于通常的中断处理特权模式(Supervisor,sve)供操作系统使用的一种保护模式数据访问中止模式(Abort,abt)用于虚拟存储及存储保护未定义指令中止模式(Undefined,und)用于支持通过软件仿真硬件的协处理器系统模式(System,sys)用于运行特权级的操作系统任务usr是普通模式,其他六种是特权模式(Privileged Modes),在这些模式下,程序可以访问所有的系统资源,也可以任意地进行处理器模式的切换。除了usr
发表于 2020-01-18
ARM处理器的运行模式和ARM寄存器
ARM裸机驱动中的main函数调用前的准备工作
硬件方面1.关闭CPU看门狗2 配置CPU的工作时钟3.程序要在SDRAM中运行,因此必须初始化SDRAM软件方面1 函数要运行,需要栈空间,因此必须初始化栈指针SP2 设置main函数的返回地址3 调用main4 清理工作
发表于 2020-01-18
小广播
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved