关于低频数字式相位仪的设计方案

2020-02-01来源: elecfans关键字:低频数字式相位仪  待测信号  测量方法

在工业领域中经常要用到低频数字式相位仪来精确测量两信号之问的相位差,比如在电力系统、频率特性的研究、激光测距等领域均有广泛的应用,相位检测的精度直接决定系统的整体性能。这就要求测量仪逐渐向智能化和测试自动化方向发展,本设计采用MCU和FPGA相结合的系统方案,以AVR单片机ATmega128和Altera公司的Cyclone系列EP1C3T100为核心,充分发挥各自的优势,如AVR单片机先进的RISC结构和强劲的运算、控制功能,Altera公司的FPGA运算速度快、资源丰富以及易编程的特点,合理设计,此方案的相位仪具备速度快、稳定可靠、精度高等优点,而且容易实现“智能化”和“自动化”。


1 系统方案设计

1.1 测量方法的比较与选择

目前相位测量的方法主要有两种:

1)DFT测相法即将待测信号通过A/D转换得到f(n),f(n)按离散傅里叶变换得出离散频谱F(k),f(n)和F(k)为傅里叶变换对,通过运算得到两路信号的基波相位,从而计算出相位差。DFT测相法的精度受限于ADC的采样精度,需要高速ADC对信号进行过采样,测量方案复杂,可以通过采集卡在计算机上实现虚拟仪器,所以主要应用在精度要求很高的场合和虚拟仪器中。

2)填充计数测相法 即两路同频的正弦信号经过信号整形电路后得到方波信号,方波信号经过鉴相器后,得到两路输入信号的相位差信号,用固定频率的采样脉冲进行填充并计数,从而计算出相位差。填充计数测相法主要应用在要求一定的精度,测量的频率不是太高但实时性要求很强的场合,易于实现数字化和自动化,低频数字相位仪适合用填充计数法。


填充计数测相法的基本算法:若正弦波整形后的方波信号频率为f,周期为T,采样脉冲周期为TC,方波一个周期内对采样脉冲计数为,n则被测信号频率f=1/T=1/NTC。同样的方法测出两个同频正弦波起点之间的时间差为△t,则两信号的相位差△θ=△t·360°/T。


1.2 系统方案的确定

由系统测量方法可知,数据需要采集、运算及显示,考虑到FiELD Programmable Gate Array(FPGA)集成度高、I/O资源丰富、稳定可靠,选择余地大,外围元件很少,近年来价格下降等优势,以及MCU良好的人机接口和运算控制功能,所以本系统由MCU和FPGA相结合构成测控主体。FPGA负责采集测频和测相位差的脉冲信号,MCU负责读FPGA采集的数据,计算待测信号频率和相位差并在LCD上显示。


所以,系统由4个部分组成:待测信号调理电路、FPGA数据采集电路、MCU数据运算控制电路和LCD数据显示电路,如图1所示。

关于低频数字式相位仪的设计方案

2 测量误差的分析与消除

相位测量仪的完善设计,不仅要有合适的测量方法和系统实现方案,还需要着重分析误差产生的原因和确定消除的方法。


1)填充时钟频率(即数据采样信号)的影响与确定本相位测量仪的测频范围为20 Hz~20 kHz,相位差的范围为△θ=0°~359.9°,相位差的显示分辨率为0.1°,要求测量相位的绝对误差≤2。

被测频率20 Hz≤f≤20 kHz,则周期50μs≤T≤50 ms。

T=50 μs,绝对误差取0.1°~2°。

则填充时钟信号周期:0.1°x50 μs/360°≤TC≤2°x50 μs/360°即:1/72(μs)≤TC≤1/3.6(μs),可以得出填充时钟频率:

3.6 MHz≤fC≤72 MHz。

T=50ms内对TC=1/3.6(μs)的填充脉冲计数,计数值Nmin=180000≤218;对TC=1/72(μs)的填充脉冲计数,计数值Nmax=3600000≤ 222。

本设计考虑MCU的计算及分频取得信号的方便,填充时钟信号频率fC=20 MHz,测量绝对误差《1°,FPGA在20 MHz时钟信号作用下对待测信号周期和相位对应的时间差进行计数,FPGA采样的二进制数据位为20 bit,可以保证测量的精度。

2)待测信号调理电路中零点漂移的影响与消除待测信号调理电路主要作用是把输入信号整形变换成矩形波,通常采用过零比较器或者施密特触发器。

过零比较器在零点电位附近可能会有振荡,输入信号在零点电位附近时,电压比较器处于放大区,整形后的矩形波在边沿会产生抖动,使系统无法进行测量。要消除这种抖动,可以采用施密特触发器。为了保证测量的精度,施密特触发器必须符合两个条件:一是两路被测信号幅度基本相等,二是门限电平要基本接近。

3)整形后方渡边沿的陡峭程度的影响与消除信号经过整形后输出的矩形脉冲信号直接送给FPGA,则FPGA不能立即获取稳定的数字脉冲信号,就会使系统的精度受到很大影响。这主要是由于整形后方波边沿不够陡峭造成的。要解决此问题,一是选取具有较大压摆率的器件,二是在比较器的后端加一级微分电路来提升脉冲信号的边沿。

4)中低频测量精度的影响与消除采用20 MHz数据采样信号来循环计数被测信号的周期及相位差对应的时间差,精度达到0.05 μs,20位数字量的单位是0.05μs。利用被测信号刷新采样计数,实现高频多测量,低频少测量,时间计数精确可靠,这样,FPGA可以为MCU提供稳定的数据。


3 系统硬件电路的设计

3.1 前端信号调理电路的设计

施密特触发器(迟滞比较器)虽然可以很好地消除比较器过零引起的抖动,但是其输出信号和输入信号存在相位差,如果两路被测信号的幅度基本相等且两个施密特触发器的门限电平又很接近,则施密特触发器引入的相位误差对测量系统误差几乎无影响。


采用LM339内部有4个独立的电压比较器,该电压比较器的特点是:失调电压小,典型值为2 mV;电源电压范围宽,双电源电压为±1~±18 V;对比较信号源的内阻限制较宽。同相和反相输入端电压差别大于10 mV就能确保输出能从一种状态可靠地转换到另一种状态,输出端相当于一只不接集电极电阻的晶体三极管,在使用时输出端到正电源一般须接一只电阻。在跳变电压值附近的干扰不超过回差AU,输出电压的值就将是稳定的。正反馈可以加快比较器的响应速度。由于迟滞比较器加的正反馈很强,远比电路中的寄生耦合强得多,所以可免除由于电路寄生耦合而产生的自激振荡。通过调节电位器,使两个施密特触发器的门限电平基本相等,保证输入电路对相位差测量不带来误差。电路如图2所示。

关于低频数字式相位仪的设计方案

3.2 系统测量电路设计

以单片机为核心设计相位仪,如其晶振为24 MHz,单片机C/T的计数误差为1个机器周期为±0.5 μs,则绝对误差为360°x0.5 μs/50μs=3.6°,所以,当被测信号频率很高时很难满足测量要求。


本设计采用AVR单片机与FPGA相结合的方案,FPGA实现数据采集,将所测信号的频率和相位差所对应时间差转换为二进制数据传给单片机;单片机从FPGA获取数据,经过运算、转换等数据处理,将被测信号的频率和相位差在LCD上显示。


系统电原理图如图3所示。MCU采用ATMEL公司的AVR单片机ATmega128,具有先进的RISC结构,大多数指令在一个时钟周期内完成,有32个8位通用工作寄存器及外设控制寄存器,克服了一般单片机单一累加器数据处理带来的瓶颈。有128 KB的系统内可编程Flash,4 KB的EEPROM以及4 KB的内部SRAM,遵循JTAG标准的边界扫描功能,支持扩展的片内调试,可通过JTAG接口实现对Flash、EEPROM、熔丝位和锁定位的编程。

关于低频数字式相位仪的设计方案

FPGA采用ALTEm Cyclone系列的EP1C3T100,配置芯片为EPCS1,VHDL功能程序经过全编译会生成.SOF和.pof文件,配置的下载为Byte-Blaster II,[Mode]项选择“JTAG”为把.sof文件配置到FPGA芯片EP1C3T100中,用于调试;[Mode]项选择“AcTIve Serial Programming”为把.pof文件下载到配置芯片EPCS1中,系统重新上电时正常运行。

LCD采用HTM12864,为128x64串行数据传送液晶显示器,背光灯通过光耦受到控制。

ATmega128和EP1C3T100设计各自的JTAG接口。图3绘出了ATmega128和EP1C3T100的接口D0~D19、EN、Dsel、LCN;ATmega128与HTM12864的接口RET、D/C、SCLK、DATA;EP1C3T100的输入信号FAin和FBin,66 MHz外部有源晶振,配置芯片EPCS1。


4 系统软件的设计

4.1 FPGA数据采集VHDL程序设计

FPGA数据采集的VHDL程序设计是在ALTEra QUARTuslI开发软件平台及实验开发系统上完成的。程序设计采用自顶向下(up-to-down)的设计方法。FPGA系统的模块构成如图4所示。采样信号发生模块完成时钟信号源的分频工作,得到CLK=20 MHz;待测信号采样模块在控制信号产生模块的周期闸门信号Tk和时间清零信号Tcr的作用下,输出待测信号周期和相位差数据;测量数据提取模块在鉴相信号JXc和计数提取信号Lad的作用下,并在输出使能信号EN和数据类型信号Dsel控制下分别输出周期和相位差数据,交MCU运算处理显示。

关键字:低频数字式相位仪  待测信号  测量方法 编辑:什么鱼 引用地址:http://news.eeworld.com.cn/mcu/ic486889.html 本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:基于AVR单片机的舵机驱动电路详解
下一篇:AVR掉电保护电路设计图剖析 —电路图天天读(221)

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

功率分析仪测试如何处理干扰问题
在测试环境愈发复杂的今天,很多因素都会对测量结果产生比较大的影响,如何将测试中的干扰降到最低也是各测试工程师的难题。本文将简单的介绍一些功率分析仪测试时常见的干扰现象及处理方式。对于现阶段的测试系统来说,除待测信号以外,理论上还会有很多种信号出现在测试系统中。这些信号都会对测量结果产生影响。往往这些信号都属于外界干扰,例如机械干扰信号、热干扰信号、光干扰信号、化学干扰信号、电磁干扰信号等等。在实验室测试时,测试环境比较优异,机械干扰、热干扰、光干扰都会比较小,但是鉴于实验室的设备,电场、电磁都会比较多,电磁干扰还是很有可能发生的。电磁干扰对于检测系统来说,也是最为普遍并且也是影响最为严重的干扰。因此,电磁干扰也是我们在测试时的注意
发表于 2019-11-30
功率分析仪测试如何处理干扰问题
示波器选择要考虑什么
对于许多工程师来说,选择一台合适的示波器并不容易。因为示波器种类繁多、规格各异、价格也不尽相同,所以必须多方面考虑各种因素,避免选购不适用而又昂贵的示波器。●选择示波器之前需要考虑的因素很多人在选购一台合适的示波器之前,都会看广告或是阅读产品规格书,这些当然很重要,但仅仅这些还不够,还需要考虑示波器用在什么领域和什么地方。选择示波器首先需要考虑的因素有一下几点:1、一次要测量多少信号?2、待测信号的最大或最小振幅是多少?3、待测信号的最大频率是多少?4、待测信号是重复发生的还是单次发生的?5、是否需要在频域和时域内分析信号?6、在什么地方使用?(是实验室的工作台还是客户服务现场?)大多数电子工程师都曾经使用过模拟示波器,对其
发表于 2019-11-16
示波器选择要考虑什么
STM32 TIM测 输入信号的 频率
说 不进中断 等等基本功能没实现ok的,查看: STM32 外设配置关键步骤 务必仔细瞅瞅…TIM输入捕获简介TIM输入捕获两种模式: 1. PWM输入模式 2. 输入捕获模式调试记录PWM输入模式:该模式的理解: stm32的PWM输入捕获模式仅适用于通道1、 2 从输入捕获中断说起… 从TIM3 CH1输入信号,..............   if(TIM_GetITStatus(TIM3,TIM_IT_CC1) == SET) //   {    
发表于 2017-09-29
STM32 TIM测 输入信号的 频率
数字示波器软件方法和硬件方法测信号频率
  带宽是示波器最重要的指标之一。模拟示波器的带宽是一个固定的值,而数字示波器的带宽有模拟带宽和数字实时带宽两种。数字示波器对重复信号采用顺序采样或随机采样技术所能达到的最高带宽为示波器的数字实时带宽,数字实时带宽与最高数字化频率和波形重建技术因子K相关。  数字示波器有两种方法测量信号频率:软件方法和硬件方法。  软件方法就是软件在示波器内存实时存储的波形中截取其中一段计算平均周期,然后转换成频率。  硬件方法的频率是由硬件频率计测得的,硬件频率计将计算得到的触发电路每秒触发次数作为频率,因此测量时要保证信号是触发状态下的。  软件方法和硬件方法在测量规则波形时测量值是一致的,但对于不规则波形测量值就会有较大差异,此时软件方法
发表于 2017-09-21
如何确定示波器显示被测信号属性
示波器波形展示了真实的电子信号。在评估示波器性能时,可以考察它显示与目标信号形状相同的波形的能力。假设示波器具备足够的基本技术指标——例如带宽、采样率和等频率响应,示波器应当显示粗波形还是细波形更好一些?这个问题的答案与大部分工程学问题一样:“视具体情况而定”。现在我们研究一下示波器和信号的属性,这些属性有助于用户确定是粗波形还是细波形。两个关键属性可使用户了解他们的示波器显示目标信号的能力,分别是更新速率和噪声。更新速率对波形粗细的影响更新速率表示示波器在1秒钟内采集、处理与显示的波形数目。更新速率越高,示波器就能更迅速地显示被测信号。更新速率越低,示波器就会花费更长时间显示与特定波形相关的细节。目前,示波器的更新速率范围是在
发表于 2016-12-04
如何确定示波器显示被测信号属性
6种经典实用的相位噪声测量方法(图文解析)
相位噪声的含义相位噪声是对信号时序变化的另一种测量方式,其结果在频率域内显示。用一个振荡器信号来解释相位噪声。如果没有相位噪声,那么振荡器的整个功率都应集中在频率f=fo处。但相位噪声的出现将振荡器的一部分功率扩展到相邻的频率中去,产生了边带(sideband)。从下图中可以看出,在离中心频率一定合理距离的偏移频率处,边带功率滚降到1/fm,fm是该频率偏离中心频率的差值。相位噪声通常定义为在某一给定偏移频率处的dBc/Hz值,其中,dBc是以dB为单位的该频率处功率与总功率的比值。一个振荡器在某一偏移频率处的相位噪声定义为在该频率处1Hz带宽内的信号功率与信号的总功率比值。图1 相位噪声的含义主要的相位噪声测量方法1.直接
发表于 2020-03-02
6种经典实用的相位噪声测量方法(图文解析)
小广播
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved