从理论到实践详解混合波束赋形接收机动态范围

最新更新时间:2022-10-31来源: EEWORLD作者: ADI技术主管Peter Delos,ADI应用工程师Sam Ringwood,ADI首席电气设计工关键字:ADI  混合波束  接收机  相控 手机看文章 扫描二维码
随时随地手机看文章

相控阵波束赋形架构大致可分为模拟波束赋形系统、数字波束赋形系统或以上两者的某种组合——采用模拟子阵列,经过数字处理后形成最终天线波束方向图。后一类(基于数字组合的子阵列)结合了模拟和数字波束赋形,通常称为混合波束赋形。


在业界对软件定义天线的探索中,人们非常希望实现全数字相控阵,以便最大限度地提高天线方向图的可编程性。在实践中,特别是随着频率提高,封装、功耗和数字处理方面的挑战迫使人们减少数字通道数。混合波束赋形缓解了实施工程师常常面对的数字通道密度需求,因此可能会在未来某个时间作为一种实用方案出现。

 

image.png

图1.混合波束赋形RF一般框图


图1展示了一个代表性混合波束赋形架构,显示了该架构中包含的主要子系统。大多数混合波束赋形系统都是这一概念的某种变体。从右到左观察框图,可以直观地理解该架构:空中的波前入射到天线元件,经过微波电路到达数据转换器,再进行数字处理后形成最终的数字波束数据。框图将混合波束赋形架构展示为七个子系统的组合:


u 天线元件:将空中的微波能量转换为同轴介质上的微波信号。

u 发射/接收(T/R)模块:包含接收低噪声放大器(LNA)和发射高功率放大器(HPA),以及用于在发射和接收之间进行选择的开关。

u 模拟波束赋形:将选定数量的元件组合成一个模拟子阵列。

u 微波上/下变频:如果工作频率大于数据转换器的工作范围,则使用频率转换将工作频率转换为适合数据转换器处理的中频(IF)。

u 数据转换器:将微波频率转换为数字。

u 数字上/下变频:随着高速数据转换器的普及,数据转换器的速率通常大于处理带宽所需的速率。使用数据转换器集成电路(IC)中嵌入的数字上/下变频特性,将同相/正交相位(I/Q)数据流降低到与应用的处理带宽相称的较低速率,可以节省系统功耗。

u 数字波束赋形:最后,将I/Q数据流加权合并,形成最终的数字波束数据。


微波工程师在混合波束赋形架构中面临的挑战之一是随着系统架构的演变进行性能预测。级联微波分析已被业界充分理解,相关文献非常完备。数字波束赋形测量也有文献记载,但实测与建模得到的混合波束赋形微波指标比较方面的文献还很有限,缺乏一个用于外推到更大系统设计的基准。


本文将讨论混合波束赋形系统的接收机动态范围分析,并比较一个32元件混合波束赋形测试平台的测量值和预测值。最初开发的混合波束赋形原型平台是为了在一个代表性架构中验证IC设计,并支持X波段(8GHz至12GHz)相控阵架构的快速原型设计。然而,随着表征的开始,很明显需要一种系统性预测性能指标的方法。ADI的目的是记述分析方法以及测量数据的比较,使工程师能够利用一个经表征的基准来构建类似但更大的系统。


原型硬件


ADI开发了一个32元件的混合波束赋形原型平台,如图2所示。详细信号链如图3所示。

 

image.png

图2.X波段(8GHz至12GHz)相控阵原型设计和开发系统

 image.png

图3.原型硬件详细框图


前端由32个发射/接收模块和8个模拟波束赋形IC (BFIC)组成。两个BFIC输出组合产生四个8元件子阵列。四个子阵列连接到一个4通道微波上/下变频器。该4通道微波上/下变频器再连接到一个包含四个模数转换器(ADC)和四个数模转换器(DAC)的数字转换器IC。ADC以4 GSPS采样,而DAC以12 GSPS采样。


微波频率设置为8GHz至12GHz。本振(LO)设置为具有固定IF(中心频率为4.5GHz)的高端LO。在该IF频率时,ADC在第三奈奎斯特区进行采样。


利用一个商用FPGA板进行数据采集。同时开发了一个MATLAB®计算机控制界面,以便能够在真实硬件中快速表征仿真波形。数据分析及后续处理在MATLAB中进行。


模拟子阵列级联分析


除信号合并点外,所有传统级联方程均适用于模拟子阵列的级联分析。如果信号在合并点处的幅度和相位匹配,并且噪声不相关,那么信号增益和噪声增益将不同。因此,需要一种方法来以不同方式跟踪这些项。


所用方法


图4说明了所使用的方法。图4a显示了信号增益和噪声增益分开的点。真正的合并器具有插入损耗项和理论合并项。这可以用图4b来解释。最后,如果跟踪噪声温度(如图4c所示),那么可以在每一级的输入和输出端跟踪噪声功率。

 

image.png

图4.一种用于模拟相干合并的级联分析方法:分别跟踪信号增益和噪声增益。跟踪器件噪声温度和折合到输入端的器件噪声功率提供了一种分别跟踪这些增益项的方法。


为了计算任意级输出端的噪声功率,须将器件折合到输入端的噪声与输入噪声线性相加,然后转换回dBm/Hz并加到器件噪声增益上。

 

image.png


要根据器件噪声系数计算折合到输入端噪声,须计算噪声温度并转换为折合到输入端的噪声功率。


噪声温度(Te)可以根据器件噪声系数计算:

 image.png


其中T为环境温度(单位为K)。


根据噪声温度可以计算折合到输入端的器件噪声:

 image.png


其中k为玻尔兹曼常数。


相干合并的直观描述


信号与噪声合并的直观视图有助于理解该方法的目的。首先假设校准已执行,因此所有信号的幅度和相位都匹配,并且噪声不相关,但幅度也相等,合并器输入端的所有通道都是如此。


如果仅使能了部分元件(校准或各种测试和调试配置常常就是这种情况),那么还需要一种方法来跟踪结果。


信号和噪声输出电平可以计算如下: 


信号功率 = 输入功率 + 信号增益


信号增益 = 20log(开启的通道数) - 插入损耗 - 10log(合并器输入端口数)


噪声功率 = 输入噪声功率 + 噪声增益


噪声增益 = 10log(开启的通道数) - 插入损耗 - 10log(合并器输入端口数)


注意这种方法的结果。表1总结了若干模拟合并器通道数的信号增益和噪声增益,既有每个输入都通电和校准的情况,也有仅一个输入通电和校准而其他端口端接的情况。


image.png


级联电子表格


基于所描述的方法,创建了图5所示的级联电子表格,其中包括关于跟踪已使能元件数量的规定。图中既显示了单个元件使能的情况,也显示了所有八个元件使能的情况。

 

image.png

图5.级联计算


在数据转换器捕获数据后,对数字数据进行快速傅里叶变换(FFT),从而得到测量结果,因此结果中包含数据转换器规格。跟踪的最终指标是ADC指标,称为接收机输入。为了快速验证测量结果,还计算了给定输入功率的预期FFT幅度和交调产物。


实测数据


测试设备


测试设置如图2和图3所示。用于提供接收机输入、LO、ADC采样时钟和整个系统参考时钟的具体实验室设备如表2所示。系统内的数字化仪IC用于捕获以下结果中显示的样本。


image.png


校准


对于所有测量,在数据分析之前都会进行校准。该系统由32个天线元件、8个BFIC和一个包含4个ADC的数字化仪IC组成。每个数字化仪IC的ADC信号链都包括数字下变频器形式的强化型数字信号处理(DSP)模块,其中的数字控制振荡器(NCO)能够在子阵列级别将相移应用于每个数字化通道。因此,8个天线元件形成本文所定义的单个子阵列,共享一个公共ADC和DSP信号链。系统提供的相位和幅度调整在模拟域通过BFIC实现,在数字域通过NCO和可编程有限脉冲响应(PFIR)模块实现。


最初选择通道1作为所有其他通道对齐的基线。在模拟域内,BFIC可变增益放大器(VGA)用于对齐整个阵列的幅度,而BFIC移相器(PS)用于对齐子阵列内的相位。在数字域内,使用NCO相位偏移对齐每个子阵列的相位。


校准开始于一次使能每个子阵列的一个模拟通道(例如,通道1、通道3、通道17和通道19,如图6右侧所示),因此总共四个信号同时被数字化仪IC上的四个ADC数字化。这样可以计算与每个子阵列之间的相位误差直接相关的每个子阵列通道的相对相位偏移误差。计算出所有三个通道相对于基准通道1的相位偏移误差后,应用所计算的NCO相位偏移,并基于每个通道补偿此相位误差,以使所有子阵列在相位上对齐。

 

image.png

图6.校准利用了模拟相位控制和数字相位控制旋钮


原始通道,并使能子阵列2、3、4中的另外三个通道。相对于子阵列1上的基线通道1同时捕获所有四个通道,可以计算这三个新通道的相位误差。一旦计算出这些相位误差,就可以使用BFIC移相器补偿此相位误差。重复该过程,直到所有通道在模拟和数字域中都相位对齐。为了对齐子阵列1中的每个通道,子阵列2中相位对齐的通道3用作比较点,因为它在校准序列的第一步之前已经相位对齐。结果是模拟相位调整补偿子阵列内的相位误差,而NCO相位偏移补偿跨子阵列的相位误差。


FFT


所有性能测量均基于连续波(CW)数据捕获的FFT进行评估。信号发生器设置为相干频率,并且在FFT中不应用加权。图7显示了单音测量的代表性FFT。

 

image.png

图7.单音FFT,RF输入为~10 GHz、–50 dBm,LO = 14.5 GHz、5 dBm,ADC速率为4 GSPS,粗NCO = 550 MHz,DDC:16倍、250 MSPS I/Q数据速率,FFT样本数为4096


从左到右的曲线分别对应如下情况:使能单个元件,子阵列中的所有八个元件,以及四个子阵列数字合并。从这些FFT可以观察混合波束赋形对接收机动态范围的影响。


u 当子阵列中启用N个元件时,信号功率增加20logN。噪声功率也会增加,整体SNR会提高。

u 当子阵列以数字方式合并时,数据有所增长。基于额外位执行FFT会导致相对于满量程的信号电平保持不变,但相对于满量程的噪声降低。

u 许多元件上的杂散内容的幅度在子阵列级别上会增加,但子阵列之间不相关,杂散内容在全阵列级别上降低到噪声中。


image.png

图8显示了双音测量的代表性FFT。从左到右的曲线分别对应如下情况:使能单个元件,子阵列中的所有八个元件,以及四个子阵列数字合并。FFT跨度减小以实现交调产物的可视化。

 

image.png

图8.双音FFT,RF输入:~10 GHz、–50 dBm,LO = 14.5 GHz、5 dBm,ADC速率为4 GSPS,粗NCO = 550 MHz,DDC:16倍、250 MSPS I/Q数据速率,FFT样本数为4096,曲线放大至±10 MHz。


交调产物随使能的元件数量增加而增加。这是因为合并器之后的电路的功率更高,因此交调产物也更高。然而,当模拟子阵列以数字方式合并时,双音信号和交调产物的幅度均接近平均值。


在此测试配置的情况下,观察到主载波边缘外的相位噪声相关。在该配置中,所有通道都有一个公共LO、一个公共RF输入和一个公共电源。实际上,对于大型阵列,应该避免这种情况。有关跟踪阵列中相关噪声与不相关噪声的进一步讨论,请参见文章:“基于经验的多通道相位噪声模型在16通道演示器中的验证”,“相控阵用分布式直接采样S波段接收机测量总结”,以及“带有分布式锁相环的相控阵的系统级 LO相位噪声模型”。


性能测量


图9全面总结了接收机性能测量。图9a是不同频率的FFT相对于满量程的幅度。使用此数据和输入功率,可以计算接收机满量程电平,如图9b所示。图9c是在FFT处理中计算的噪声谱密度(NSD),单位为dBFS/Hz。载波周围的几个FFT频带被移除,因此噪声代表白噪声,不受测试配置的相位噪声影响。

 

image.png

图9.接收机性能测量


基于图9a和图9c可以计算信噪比(SNR),如图9d所示。观察到两种效应。第一,在子阵列级别,SNR增幅略高于10logN。这是因为合并后的噪声功率更高,合并器之后器件的噪声系数影响较小。第二,当子阵列以数字方式合并时,SNR增幅为10logN。


图9e显示了单个元件、子阵列和全数字化阵列的无杂散动态范围(SFDR)。随着更多元件加入阵列,性能持续改进,这表明测试配置中的所有杂散都是不相关的。


图9f显示了输入三阶交调截点(IIP3)。此结果直观地来自双音FFT。由于交调产物增多,子阵列IIP3较低。阵列级IIP3接近子阵列级的平均值。


请注意,对于所有这些测量,数据都非常接近级联分析中的建模值。除图9d和9e之外的图形都包含建模值。图9d和9e是间接确定的,未在电子表格中明确定义,故不包含建模值。


观察结果总结


从所有信号在相位和幅度上对齐的假设开始,测量结果与预测非常吻合。级联分析要求在模拟合并器处分离信号增益和噪声增益。基于噪声输入和器件折合到输入端的噪声跟踪噪声功率是一种有效的方法。


在子阵列级别,当开启通道时:


u SNR改善幅度略大于10logN。

信号增加20logN。

噪声增加略小于10logN。

模拟合并器之后的噪声功率较大。

模拟合并器之后器件的NF影响较小。 

u 模拟合并器之后器件的信号较大,因此当信号合并时,IIP3会降低。

u 杂散一般在模拟子阵列内部相关。这是因为信号源在模拟合并器之后,无论微波通道使能与否,都会测量到相同的杂散。


当子阵列以数字方式合并时:


u 信噪比提高10logN

信号功率保持不变

噪声功率(单位为dBFS/Hz)降低 

u IIP3接近平均值

u 观察到的杂散在不同数字通道之间是不相关的。


相关的相位噪声项值得注意。在此测试配置中观察到相关的相位噪声。这可以通过图8中的近载波噪声看出,其中频率轴被放大到足够大以显示该效应。使用来自测试设备的公共微波输入和LO输入。这意味着微波信号和LO相位噪声是相关的。共享电源也可能导致相关贡献,电压在此测试配置中共享。在该测试配置中,接收机测试期间没有调试相关相位噪声的主要来源。但是,需要注意到这一点,它将是该硬件的一个未来研究领域。


致谢


作者要感谢ADI公司的许多工程师,是他们让这项工作成为可能,其中有IC设计师、电路板设计师、软件开发人员和组装原型硬件的技术人员,还要感谢以应用为导向的管理人员,他们对测试平台的价值展示出了远见,耐心等待测试平台变为现实。文中描述记录了接收机测试结果,但如果没有其他许多人的工作,就不可能有这些描述。


关于ADI公司


Analog Devices, Inc. (NASDAQ: ADI)在现代数字经济的中心发挥重要作用,凭借其种类丰富的模拟与混合信号、电源管理、RF、数字与传感技术,将现实世界的现象转化成有行动意义的洞察。ADI服务于全球12.5万家客户,在工业、通信、汽车与消费市场提供超过7.5万种产品。ADI公司总部位于马萨诸塞州威明顿市。


关于作者


Peter Delos是ADI公司航空航天和防务部的技术主管,在美国北卡罗莱纳州格林斯博罗工作。他于1990年获得美国弗吉尼亚理工大学电气工程学士学位,并于2004年获得美国新泽西理工学院电气工程硕士学位。Peter拥有超过25年的行业经验。其职业生涯的大部分时间花在高级RF/模拟系统的架构、PWB和IC设计上。他目前专注于面向相控阵应用的高性能接收机、波形发生器和频率合成器设计的小型化工作。


Sam Ringwood是航空航天与防务事业部(位于美国北卡罗来纳州格林斯博罗)的系统平台应用工程师。加入ADI之前,Sam曾在美国Nuclear Weapons Complex从事RF测试和RF设计工作。他于2015年和2016年分别获得密苏里大学堪萨斯城分校的电气工程学士学位和电气工程硕士学位。Sam目前专注于为相控阵雷达等航空航天与防务应用创建完整的系统解决方案。


Mike Jones是ADI公司航空航天和防务部的首席电气设计工程师,在美国北卡罗来纳州格林斯博罗工作。他于2016年加入ADI公司。从2007年到2016年,他在北卡罗来纳州威尔明顿的通用电气公司工作,担任微波光子学设计工程师,致力于研发核工业微波和光学解决方案。他于2004年获得北卡罗来纳州立大学电气工程学士学位和计算机工程学士学位,2006年获得北卡罗来纳州立大学电气工程硕士学位。


关键字:ADI  混合波束  接收机  相控 编辑:张工 引用地址:从理论到实践详解混合波束赋形接收机动态范围

上一篇:基于精密DAC的波形生成应用设计分析
下一篇:如何设计和认证功能安全的电阻温度检测器(RTD)系统

推荐阅读

为何在开关稳压器中,电流模式控制非常重要?
为何在开关稳压器中,电流模式控制非常重要?市场上有数千款不同的开关稳压器,用户会基于不同的参数选择所需的类型,例如输入电压范围、输出电压范围、最大输出电流,以及许多其他参数。本文ADI将针对电流模式进行介绍,这是数据手册中常见的一项重要特性,同时还会分析此模式的优缺点。图1.电流模式稳压器的基本工作原理电流模式稳压器解析图1显示电流模式稳压器的基本工作原理。这里,不止将反馈电压与内部基准电压进行比较,还将其与生成电源开关所需的PWM信号所用的锯齿形电压斜坡进行比较。在电压模式稳压器中,该斜坡的斜率是固定的。在电流模式稳压器中,斜率取决于电感电流,由图1所示的开关节点的电流测量值计算得出。电流模式稳压器和电压模式稳压器的区别就在于此。
发表于 2023-01-31
为何在开关稳压器中,电流模式控制非常重要?
开关模式电源电路板布局的黄金法则
开关模式电源电路板布局的黄金法则在设计开关模式电源时,优化电路板布局是一个重要的方向。合理布局可以确保开关稳压器保持稳定工作,并尽可能降低辐射干扰和传导干扰(EMI)。这一点电子开发人员都很清楚。但是,大家并不知道,开关模式电源的优化电路板布局应该是什么样子的。图1.ADI LT8640S开关稳压器的电路板,元件布局紧密,所以电路板布局非常紧凑。图1所示为ADI LT8640S评估板电路。这是一个降压开关稳压器,支持高达42V的输入电压,可提供高达6A的输出电流。所有元件都紧密排列在一起。一般建议将元件尽可能紧密地排列在电路板上。这种说法并无错处,但是,如果目标是获得优化电路板布局,可能就未必合适。比如在图1中,开关稳压器IC周围有
发表于 2023-01-31
开关模式电源电路板布局的黄金法则
如何测量运算放大器的输入电容以尽可能降低噪声
如何测量运算放大器的输入电容以尽可能降低噪声问题:在测量运算放大器输入电容时,应关注哪些方面?答案:在ADI看来,必须确保测量精度不受PCB或测试装置的杂散电容和电感影响。您可以通过使用低电容探头、在PCB上使用短连接线,并且避免在信号走线下大面积铺地来尽可能规避这些问题。如今,运算放大器已被广泛用于各种电子电路中。它们用于小电压的放大,以进一步执行信号处理。烟雾探测器、光电二极管跨阻放大器、医疗器械,甚至工业控制系统等应用都需要尽可能低的运算放大器输入电容,因为这会影响噪声增益(Noise Gain),进而影响系统的稳定性,特别是具有高频率和高增益的系统。为了尽可能提高相应电路的精度,需要知道运算放大器的输入电容的大小。但是,数据
发表于 2023-01-30
如何测量运算放大器的输入电容以尽可能降低噪声
ADI首席执行官Vincent Roche加入世界经济论坛首席执行官气候领袖联盟
ADI首席执行官Vincent Roche加入世界经济论坛首席执行官气候领袖联盟中国,北京 — 2023年1月30日 — Analog Devices, Inc. 近日宣布,公司董事会主席兼首席执行官Vincent Roche成为世界经济论坛首席执行官气候领袖联盟(Alliance of CEO Climate Leaders)成员。该联盟由120多位来自大型跨国企业的首席执行官和高管组成,致力于加快产业价值链中气候变化行动的步伐。ADI公司是率先加入该联盟的半导体公司。Vincent Roche先生表示:“ADI的核心使命是携手客户实现技术突破,让我们的生活和周围的世界更加丰富多彩。从电气化到能源管理,再到工业效率,在业务运营过程
发表于 2023-01-30
<font color='red'>ADI</font>首席执行官Vincent Roche加入世界经济论坛首席执行官气候领袖联盟
一文了解控制系统及DC-DC转换器控制环路设计推荐
一文了解控制系统及DC-DC转换器控制环路设计推荐环路补偿是设计DC-DC转换器的关键步骤。如果应用中的负载具有较高的动态范围,设计人员可能会发现转换器不再能稳定的工作,输出电压也不再平稳,这是由于控制环路稳定性或带宽带来的影响。了解环路补偿理论有助于设计人员处理典型的板级电源应用问题。本文分为三个部分。前两部分讨论控制系统理论、通用降压DC-DC转换器拓扑以及如何设计DC-DC控制环路。在第三部分,将以ADI MAX25206为例说明如何应用控制理论来评估和设计DC-DC控制环路。控制系统理论简介在自然界中,控制系统无处不在。空调控制室内温度,驾驶员控制汽车行驶的方向,控制煮饺子时的水温,诸如此类。控制是指对生产过程中的一台设备或
发表于 2023-01-30
一文了解控制系统及DC-DC转换器控制环路设计推荐
ADI拟斥资10亿美元扩产俄勒冈芯片厂
1月18日消息,据报道,模拟芯片厂商ADI斥资10亿美元,拟对俄勒冈州比弗顿附近的半导体工厂进行升级,目标产能翻倍。ADI工厂运营副总裁Fred Bailey表示,公司正在进行大量投资对现有制造空间进行现代化改造,重新装配设备以提高生产率,并通过增加25000平方英尺的额外洁净室空间来扩展整体基础设施。据悉,ADI主要生产可用于热源管理和热控制的高端模拟芯片,目标市场主要是工业、通讯和汽车等领域。
发表于 2023-01-18
小广播
换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved