Cadence推出新一代PCB软件OrCAD X,AI和云双加持,效率提升5倍

最新更新时间:2023-09-13来源: EEWORLD关键字:Cadence 手机看文章 扫描二维码
随时随地手机看文章

新闻要点


Cadence 推出下一代 AI 驱动的 OrCAD X,PCB 设计速度提升高达 5 倍,并通过Cadence OnCloud云服务实现


生成式 AI 可自动化布局,从而将时间从几天缩短到几分钟


Cadence OnCloud 集成支持数据管理和协作,并通过易于使用的新布局画布进行增强,提高了设计人员的工作效率


与供应链数据集成以及本地可访问的分析和模拟可加快上市时间


Cadence日前宣布推出新的 Cadence OrCAD X 平台,这是一款支持云的系统设计解决方案,在易用性和性能方面提供了革命性的改进、自动化和协作。 新的 OrCAD X 平台简化了系统设计流程,并通过云可扩展性和人工智能驱动的布局自动化技术为设计人员提供支持,从而将设计周期缩短多达 5 倍。


云连接功能(包括数据管理、协作布局设计和针对中小型企业优化的新的易于使用的布局环境)可显着提高生产效率,下一代平台包含 OrCAD 平台中的所有功能以及更多功能。 基于 Cadence Allegro X 平台,它具有强大的布局生产力改进功能,可提供与 OrCAD 和 Allegro 的完全向后数据兼容性。


新的 OrCAD X 平台具有以下优势:


支持云:通过 Cadence OnCloud 平台实时访问数据管理,提高生产力。 通过云进行数据存储和管理可实现跨桌面和云的混合工作环境,从而降低用户的基础设施成本。


易于使用:OrCAD X 平台针对中小型企业进行了优化,提供了一种新的、易于学习和易于使用的 PCB 布局,同时保留了经过行业验证的引擎的强大功能。 提供新的基于云的许可选项以及从安装到设计的许多用户体验增强。 制造文档的动态创建提供了整个设计过程中制造细节的实时视图。


更快的周转时间:显着丰富的电气约束、性能改进以及与更广泛的 Cadence 系统设计和分析产品组合的集成,可加快上市时间。


协作:云托管协作允许多个设计人员同时处理同一布局设计。


OrCAD X 平台可以通过 Allegro X AI系统实现自动贴装,从而将贴装时间从几天缩短到几分钟。 用户可以缩短布局时间,同时解决布局、关键信号布线和电源层生成期间的信号完整性、电源完整性和热设计影响问题。


Cadence 定制 IC 和 PCB 集团研发公司副总裁 Michael Jackson 表示:“Cadence 致力于提供最佳的系统设计解决方案,融合生成式 AI 和云,以实现最快的周转时间。新的 OrCAD X 平台将产生变革性影响,通过易用性、支持云的数据管理、人工智能驱动的自动化、改进的引擎性能以及与 Cadence 系统设计和分析产品组合的集成,为客户提供更高的生产力。”


基于人工智能的OrCAD X平台支持Cadence的Intelligent System Design战略,使客户能够加速系统创新。


客户证言:


“OrCAD X 平台强大的原理图捕获和 PCB 布局工具为我们的设计带来了显着的变化。 该软件的可靠性以及在不降低速度的情况下处理大型复杂项目的能力令人印象深刻。 总的来说,我们对该软件及其给我们公司带来的价值非常满意。 我们相信,这种经济高效的解决方案将帮助像我们这样的公司平稳竞争。”Aashaya Design Solutions 首席执行官Mahesh Rao 博士。


“在成为竞争对手产品的长期用户后,我毫不犹豫地尝试了 Cadence 的 OrCAD X 平台。 新的 OrCAD X PCB 布局具有非常直观的用户界面,这使我能够加快设计收敛速度。 易用性、性能、高级功能、产品稳定性和效率总结了我的经验,并推动我转向 OrCAD X 平台。 该软件非常值得花时间研究。”ECAD 中心总裁Mario Strano。


“在过去的几个月里,尖端 PCB 设计领域的领导者 Monsoon Solutions 与 Cadence 在 OrCAD X 平台上进行了合作。 它呈现了令人兴奋的全新 PCB 设计环境非常直观,同时提供快速交付下一代硬件所需的所有功能。 设计师可以在云端进行协作和创作,而不必局限于桌面。 我们的客户希望我们通过创新的布局和设计解决方案引领潮流,我们期待扩大 OrCAD X 平台在公司中发挥的作用。”Monsoon Solutions工程副总裁 Jennifer Kolar。


“Cadence OrCAD X 平台可以为我和我的团队在每个项目上节省大量时间。 直观的用户体验以及新的 LiveDoc 和单文件输出是游戏规则的改变者。”Rocket EMS设计经理Leo Garza。


“在施耐德电气,周转时间和最终产品的质量对于业务成功绝对至关重要。 借助 Cadence 的 Allegro X AI 技术,我们看到了显着缩短开发周期的巨大潜力。 硬件设计人员可以对密度和复杂性进行评估,并调整电气设计,以确保快速高效地完成设计,并提高生产率。”施耐德电气 PLM 流程与治理副总裁Jean-Christophe Dejean表示。

关键字:Cadence 编辑:冀凯 引用地址:Cadence推出新一代PCB软件OrCAD X,AI和云双加持,效率提升5倍

上一篇:荣誉揭晓!TI 杯 2023 年全国大学生电子设计竞赛总测评圆满收官
下一篇:杰华特如何全方位打造高性能模拟芯片

推荐阅读最新更新时间:2023-12-04 18:05

EDA行业盛会——CDNLive 2019 圆满落幕!
楷登电子(美国Cadence公司,NASDAQ:CDNS)今日在上海成功举办Cadence中国用户大会——CDNLive 2019! CDNLive是Cadence公司一年一度举办的全球用户大会,2019年度CDNLive大会以Cadence 创新的“智能系统设计” (Intelligent System Design)战略为主题。会议聚集Cadence的技术用户、开发者与业界专家,涵盖最完整的先进技术交流平台,从IP/SoC设计、验证仿真到封装和板级设计的全流程的技术分享, 以及针对汽车自动驾驶、智能感知、语音交互、机器视觉和深度学习等创新应用的客户案例分享。 CDNLive是目前中国EDA行业中覆盖技术领域最全面、规模
[物联网]
Cadence通过TSMC设计参考流程8.0版加速45纳米芯片设计
新功能解决了45纳米节点的设计问题 加州圣荷塞及台湾新竹,2007年7月5日 ——Cadence设计系统公司(NASDAQ: CDNS)与台湾积体电路制造股份有限公司(TSE: 2330, NYSE: TSM)今天宣布Cadence正在为TSMC参考流程8.0提供重要功能。这种新的参考流程解决了45纳米的设计难题,为晶粒内变异提供了统计时序分析、与自动化的可制造性设计(DFM)热点修整,以及新的动态低功耗设计方法学。 参考流程8.0版是TSMC的最新一代设计方法学,能够提高成品率、降低风险和提高设计精确度。该流程提供了经认定的设计建构模块的参考,给予设计师从规格到出带的可靠途径。 “TSMC与Cadence一直在不断创新,这
[焦点新闻]
Cadence视频教程(第43讲)
[半导体设计/制造]
Mellanox用Cadence Palladium XP Platform缩短开发周期
【中国,2013年9月6日】——全球电子设计创新领先企业Cadence设计系统公司(NASDAQ:CDNS)今天宣布Mellanox Technologies 选择Cadence® Palladium® XP Verification Computing Platform 用于其领先的服务器和存储产品的开发,该公司是高性能、端到端互联解决方案领先供应商,其产品用于数据中心服务器和存储系统。Palladium XP 平台允许在芯片可用之前完成硬件和软件系统集成,从而将 Mellanox 的上市时间缩短了三个月。 Mellanox 负责工程设计的高级副总裁RoniAshuri说:“Mellanox 选择 Cadence
[半导体设计/制造]
日月光2017年营收增长12%,预计Q2营收将逐季成长
  封测大厂日月光2月1日召开法说会,展望2018年首季营运,日月光预期以美元计价的封测营收,将略高于去年同期12.3亿美元,毛利率将略高于去年同期的23%。电子代工(EMS)合并营收将略低于去年第三季331亿元,毛利率将略高于上季9.2%。下面就随手机便携小编一起来了解一下相关内容吧。   2017年日月光集团自结合并营收创2904.41亿元新台币新高,年增6%。毛利率18.2%、营益率8.7%,低于前年19.3%、9.7%。归属业主税后净利229.88亿元新台币,年增6%,创历史次高,受股本膨胀影响,每股盈余2.82元新台币,与前年追溯调整后相同。   日月光指出,去年新台币汇率升值5.6%,侵蚀新台币计价营收成长动能及毛利率
[手机便携]
台积电扩大与Cadence定制设计平台的合作
台积电创建和交付本质为基于SKILL语言的设计套件(PDKs),为客户提供最佳的用户体验和最高水准的精确度。 世界领先的晶圆代工厂部署Virtuoso平台用于先进节点的定制设计需要, 涵盖16纳米FinFET设计。 主要工具包括Virtuoso Schematic Editor、Analog Design Environment、Virtuoso LayoutSuite XL和先进的GXL技术。 为专注于解决先进节点设计的日益复杂性,全球电子设计创新领先企业Cadence设计系统公司(NASDAQ:CDNS) 今天宣布,台积电已与Cadence在Virtuoso定制和模拟设计平台扩大合作以设计和验证其尖端IP。此
[半导体设计/制造]
华为确认Synopsys/Cadence/Mentor三家EDA公司已经停止合作
华为正式发布AI处理器Ascend 910(昇腾910),同时推出全场景AI计算框架MindSpore。华为轮值董事长徐直军表示,美国禁令对华为AI产品的研发和战略推进,没有任何影响,华为达到了预期的结果,按期完成了计划。 日前,美国再次对华为的临时许可延期了90天。徐直军则认为无意义,“华为员工已经习惯了在实体清单下工作和生活,我们认识到和准备好在继续这种环境下工作和生活的准备。” 当被问及华为和Synopsys、Cadence、Mentor三家EDA公司(提供芯片设计的工具)的合作时,徐直军也坦言:“大家都很清楚,这些公司都不能和我们合作了,但天下也不是只有他们。历史上,即使没有工具,也可以生产出芯片,当然对我们有挑战,效
[手机便携]
Cadence 发布面向 TSMC 3nm 工艺的 112G-ELR SerDes IP 展示
3nm 时代来临了!Cadence 在 2023 年 TSMC 北美技术研讨会期间发布了面向台积电 3nm 工艺(N3E)的 112G 超长距离(112G-ELR)SerDes IP 展示,这是 Cadence 112G-ELR SerDes IP 系列产品的新成员 。在后摩尔时代的趋势下,FinFET 晶体管的体积在 TSMC 3nm 工艺下进一步缩小,进一步采用系统级封装设计(SiP)。通过结合工艺技术的优势与 Cadence 业界领先的数字信号处理(DSP)SerDes 架构,全新的 112G-ELR SerDes IP 可以支持 45dB 插入损耗,拥有卓越的功耗、性能、面积(PPA)指标,是超大规模 ASICs,人工智能
[半导体设计/制造]
<font color='red'>Cadence</font> 发布面向 TSMC 3nm 工艺的 112G-ELR SerDes IP 展示
小广播
最新模拟电子文章
换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved