Icbank半导体行业观察

文章数:13880 被阅读:45406318

账号入驻

ISSCC 2020:半导体行业新一年的风向标

2020-02-26
    阅读数:

ISSCC(国际固态半导体电路会议)是全球芯片设计领域的顶级盛事,每年年初在旧金山市中心的万豪酒店召开。上周,ISSCC 2020刚刚落下帷幕。本文将为读者带来ISSCC 2020上最新的一些芯片行业动向。

人工智能仍是风口


本届ISSCC组委会给会议定的主题是“集成电路为人工智能时代赋能”,而在会议中,我们看到人工智能确实还是最热门的主题。

在这次ISSCC的特邀演讲环节,四篇演讲中有三篇和AI相关。来自谷歌的Jeff Dean(计算机科学领域的传奇人物,谷歌TPU也是由他主导开发)。Jeff Dean的演讲主要分析了人工智能的未来趋势,以及人工智能如何与芯片结合。在他的演讲中,一方面高度肯定了高性能计算芯片是人工智能的基础设施,没有这些算力发展则复杂的AI模型就没法训练和部署,而另一方面他也给出了一些人工智能如何帮助芯片设计的例子。其中最有趣的例子还属于使用强化学习的方法来帮助芯片做版图布局,可以比人工做布局要快数倍,而结果则不相上下。谷歌对于人工智能一直持有乐观的态度,在未来谷歌可望会成为将人工智能应用于半导体电路设计的先锋之一,我们不妨拭目以待。
 

联发科的主题演讲则围绕着其AIoT的战略,把人工智能提到了和IoT一样的高度来推广。联发科的传统优势是无线通信芯片,因此将人工智能和IoT以及5G通信相结合对联发科来说将是一个非常好的战略方向。在主题演讲中,联发科着重分析了一些AIoT时代的芯片关键技术。首当其冲的是高性能支持人工智能加速的处理器,这些处理器将是下一代智能设备的核心。其次,是无线通信芯片,包括5G射频芯片、下一代WiFi芯片等,这些芯片将帮助将AIoT设备连接到网络中,因此其效率和性能对于AIoT来说都非常重要。最后,是下一代芯片技术,即高级封装和互联。在摩尔定律接近瓶颈的今天,要进一步提升芯片性能和集成度,使用多芯片粒并且在高级封装中集成到一起将是最优解决方案,而互联使用的SerDes也将成为关键技术。有趣的是,在上述的几个方向联发科都在本届ISSCC上发表了相关论文。


与此同时,IBM在主题演讲中则提出了基于芯半导体器件的AI解决方案。IBM认为,为了实现AI计算的效率提升,使用内存内计算+模拟计算将是最有效的,一方面内存内计算可以克服冯诺伊曼架构的内存墙问题,而模拟计算则可以大幅降低运算的能量开销,两厢结合能实现能量效率极好的下一代AI芯片。


除了主题演讲之外,本届ISSCC还有多个会场和人工智能相关,这些会场包括了高性能机器学习、低功耗机器学习、内存内计算以及基于非易失性存储器的下一代架构。其中,高性能机器学习会场中的四个报告有两个来自工业界(分别是来自联发科的3.6TOPS用于5G智能手机的双核深度学习芯片和来自阿里巴巴的含光机器学习加速芯片)。由此可见,人工智能芯片领域大厂都已经开始布局,我们预期在未来该领域的竞争将会越来越激烈。
 

与此同时,学术界在人工智能芯片领域的研究方向则逐渐集中到了超低功耗人工智能芯片和内存内计算上。其中,内存内计算仍然是最热门的方向之一,本届ISSCC甚至有两个会场和内存内计算相关(分别针对使用SRAM的内存内计算和使用NVM的内存内计算)。通常来说,学术界的研究方向是业界应用的前奏,让我们期待内存内计算和超低功耗人工智能芯片在未来几年内真正进入产品。

高级封装为摩尔定律延续生命


除了人工智能之外,半导体行业另一个关心的话题是,摩尔定律究竟会不会到头?而在本届ISSCC上,我们也看到了来自于学术界和工业界的答案,即高级封装技术将会和半导体特征尺寸缩小一起继续推动摩尔定律。

在主题演讲中,来自欧洲的顶级半导体研究机构IMEC对于摩尔定律延续表达了非常乐观的态度,同时IMEC也认为摩尔定律的延续不能仅仅靠特征尺寸缩小,还要依赖系统级架构设计,而高级封装技术则是系统级设计和集成的技术基石。IMEC将未来的CMOS Scaling分成两类,一类是 CMOS器件和标准单元的scaling,其设计和优化方法论称之为电路设计-工艺协同优化(Design-Technology Co-Optimization,DCTO),而更重要的则是在系统层面的scaling,例如封装技术实现的异构集成等,其设计和优化方法论称之为系统-工艺协同优化(System-Technology Co-Optimization,DCTO)。


IMEC认为,未来的芯片系统会同时向上和向下两个方向延伸。向下延伸主要是指DCTO,即利用新半导体工艺和新半导体器件的独特特性去设计一些新的电路,从而提升效率和性能。向上则是利用新的高级封装技术和互联技术去实现新的系统架构,并且从应用层面出发来实现专用化的系统优化。


IMEC关于系统级优化的观点在联发科的主题演讲中也得到了印证。联发科在主题演讲中论述了在7nm以下工艺节点中,大型芯片设计的成本居高不下(可达数亿美元),而良率则难以提升。为了解决这些问题,联发科认为基于高级封装和芯片粒的解决方案将是未来的最优解。通过将一颗大型复杂SoC拆分成多个小型芯片粒再使用高级封装技术集成到一起并且用互联技术实现芯片间通信大大缓解了大芯片良率低的问题,更重要的是可以把不同功能的芯片粒用不同的工艺来实现,这样在整个系统中只有部分芯片粒需要使用先进半导体节点,而其他芯片粒可以使用成熟工艺实现,这就解决了成本问题。


除了主题演讲之外,处理器相关的主题会场中芯片粒和高级封装也是热门话题。AMD发表的论文中,有一篇专门论述了如何使用芯片粒系统实现异构集成,将使用7nm的处理器芯片粒和使用14nm的IO芯片粒集成到一起。


而AMD的老对手Intel也同样发表了其使用高级封装技术的Lakefield处理器。相比AMD,Intel的高级封装技术更激进,其中使用了3D堆叠技术,将使用10nm的计算芯片堆叠在22nm基底芯片上。


进击的联发科


本届ISSCC上,论文发表最多的业界公司可能要数联发科了。联发科这次一共发表了10篇论文,其中三篇与射频收发机相关,一篇关于人工智能加速芯片,一篇关于下一代智能手机处理器,一篇与人体传感器有关,其他的论文则分别在ADC、Wireline、图像传感器等领域。

联发科一口气发表了这么多论文,我们可以从中看出联发科未来的发展方向。射频收发机是联发科的老牌方向,人工智能芯片和智能手机处理器芯片则也是来自于联发科在智能手机处理器领域的长期积累。有趣的新方向,一方面是人体传感器,在这次ISSCC上联发科发表了一篇关于同时测量多个人体体征信号的芯片,该芯片可以理解为联发科对于可穿戴设备领域的布局,未来等可穿戴设备出货量起来后,联发科可望能为这些可穿戴设备提供整套芯片解决方案(包括传感器、处理器和无线通信)。另一个方向是以Wireline为代表的模组芯片,这些芯片最终不会单独存在,而更可能是作为IP的形式做商业授权,而ISSCC上展示的芯片仅仅是用作性能验证用途。我们知道,联发科过去两年在ASIC设计服务领域有着非常多的投资和布局,那么这次在ISSCC上发表的众多IP模块相关芯片可能也是为其ASIC设计服务打广告,向世界证明联发科的芯片设计能力,从而吸引更多客户使用其ASIC设计服务。

*免责声明:本文由作者原创。文章内容系作者个人观点,半导体行业观察转载仅为了传达一种不同的观点,不代表半导体行业观察对该观点赞同或支持,如果有任何异议,欢迎联系半导体行业观察。


今天是《半导体行业观察》为您分享的第2231期内容,欢迎关注。

推荐阅读

半导体行业观察

半导体第一垂直媒体

实时 专业 原创 深度


识别二维码,回复下方关键词,阅读更多

“芯”系疫情|功率半导体|TWS|华为存储Fab|MCU|小米



回复 投稿,看《如何成为“半导体行业观察”的一员 》

回复 搜索,还能轻松找到其他你感兴趣的文章!

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: TI培训

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved