datasheet

Synopsys 新思科技

文章数:198 被阅读:95496

账号入驻

IC Compiler II全新升级 实现吞吐量2倍增速并降低10%总功耗

2019-08-06
    阅读数:


最新版IC Compiler II通过新一代分布式并行、智能场景管理、高效基础设施扩展和固有核心引擎算法,提供快2倍的吞吐量  

创新型功耗降低技术,包括预测总功耗优化、电压降驱动优化和动态电压驱动的时钟调度,使总功耗降低10% 

新一代基于Arc的统一CCD优化、增强的寄存器流水线、拓扑互连规划和物理感知逻辑再综合可带来5%的面积和时序改进


新思科技近日发布最新旗舰版IC Compiler™ II布局布线系统,包括数项新的创新技术,为汽车、云计算、人工智能、网络和无线应用等广泛垂直市场的新一波前沿设计带来卓越的结果质量(QoR)和最短的得出结果时间(TTR)。IC Compiler II可将总功耗降低10%、面积减少5%、时序改进5%、运行速度提高2倍。基于这些显著的技术优势,Realtek在新一代通信网络设计中部署了最新的IC Compiler II技术,以满足严苛的功耗、性能和面积(PPA)预算,同时减少获得设计结果的用时。

“设计复杂的网络通信器件,并在不影响设计时间表的情况下实现最高的结果质量,对于我们的目标市场至关重要。因此,我们与新思科技密切合作,部署最新的IC Compiler II技术,并实现了高达2倍的运行速度提升。我们对于高效实现积极的结果质量并满足上市时间目标非常有信心。”

——Yee-Wei Huang

Realtek副总裁兼发言人



IC Compiler II可实现

卓越结果质量的关键新技术包括:


公共物理优化基础设施
新的基于Arc的统一时钟数据同步优化技术(CCD)
 物理感知逻辑再综合和动态压降驱动型功耗成形
 IC Compiler II内的RedHawk™ Analysis Fusion 电压降驱动的优化
穷举路径分析(PBA)和signoff准确度带来了无可匹敌的设计收敛

包括固有核心引擎算法加速、智能场景管理、高效硬件扩展和流并发的多种新的加速改进,可带来快2倍的设计吞吐量。



“IC Compiler II布局布线解决方案是新一代复杂设计的首选工具,对推动功耗、性能和面积边界至关重要。Realtek等用户处于创新前沿,采用最新版IC Compiler II真实见证了新思科技的布局布线解决方案在设计实现结果质量方面引领业界的地位,并可以帮助他们提供差异化产品。”

——Sassine Ghazi

新思科技芯片设计事业部总经理



About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: TI培训

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2018 EEWORLD.com.cn, Inc. All rights reserved