万山红遍，层林尽染，红叶，在这个季节畅快缤纷。
在2019 ASPENCORE第二届“全球CEO峰会”上，新思科技董事长兼联席CEO Aart de Geus博士以“后摩尔时代，shift left抢占科技经济先机”为题，探讨了在近来算力和算法方面获得多项突破，每个领域都呈指数级递增，人类正以历史上前所未有的速度进行技术变革的大环境下，为了实现支撑“万物智能”时代发展的计算架构会不会因为进入后摩尔时代，性能、功耗和成本持续同步上升？如果要打造全新“Shift Left”，以此抢占世界科技经济先机，又将需要具备哪些关键因素？
▲点击图片查看原文
第二届中国国际进口博览会在上海盛大开幕。由工信部主办的“智能科技与产业国际合作论坛”特邀新思科技中国董事长兼全球资深副总裁葛群出席并致《从芯出发 共享未来》的主题演讲。工信部副部长王志军、上海市副市长吴清、工信部科技司司长胡燕、上海市政府副秘书长陈鸣波、中国电子学会副理事长兼秘书长徐晓兰等一同出席论坛并在会前亲切会见了演讲嘉宾。
▲点击图片查看原文
一年一度中国集成电路设计业最具规模和影响力的盛会ICCAD 2019如约而至，新思科技中国董事长兼全球资深副总裁葛群、新思科技中国区技术应用总监关逸基、新思科技IP产品销售总监姚尧及新思科技解决方案经理及系统级设计专家潘小伟分别受邀在主论坛、EDA与IC设计创新分论坛、IP与IC设计分论坛发表主题演讲，分享新思科技在新兴领域乃至整个产业链的技术和成果。
▲点击图片查看原文
新思科技在台积公司2019开放创新平台(OIP)生态系统论坛上，荣获四项“年度合作伙伴”奖项，包括接口IP核、联合开发6纳米设计基础架构以及联合交付创新的SoIC 3D芯片堆叠和云解决方案。新思科技与台积公司已成功合作近20年，近期着重加速采用FinFET技术，优化5纳米工艺的功耗、性能和面积。新思科技已连续9年荣获台积公司颁发的IP核和电子设计自动化(EDA)大奖。
▲点击图片查看原文
业界首款统一功能安全验证解决方案：减少50%工作量
新思科技推出业界首款统一功能安全验证解决方案，助力以实现最高汽车安全等级(ASIL D)为目标的车载IP核和半导体公司顺利通过ISO 26262认证。作为该解决方案的一部分，新思科技引入了VC Functional Safety Manager，利用FMEA/FMEDA实现功能安全分析和故障分析整理的自动化技术，使架构师、IP核设计人员和验证工程师能够加快功能安全验证速度，与传统易出错的手动功能安全验证点工具相比，生产率可提高50%。
▲点击图片查看原文
在台积公司N5P工艺开发DesignWare IP核产品组合
新思科技与台积公司(TSMC)进一步合作，在其5纳米 FinFET 强化版(N5P)工艺技术上，开发一系列广泛的DesignWare接口IP核、逻辑库、嵌入式存储器和一次性可编程非易失性存储器(NVM)IP核。依托台积公司N5工艺开发的DesignWare IP核解决方案，设计人员能够在移动和云计算设计方面实现性能、密度和功耗目标。此次合作进一步强化了两家公司长期合作关系，为设计人员提供降低风险、实现芯片差异化和加快产品上市所需的高质量IP核。
▲点击图片查看原文
新思科技宣布其VC LP解决方案被全球企业移动和信息技术方面领导者三星采用，使三星的相关产品性能提升高达5倍，且内存占用缩减为原先的六分之一。VC LP解决方案是新思科技Verification Continuum平台的一部分，在近期进行扩展，采用Signoff Abstract Model(SAM)的方法学后，与此前扁平化方式进行signoff相比，实现更低功耗和静态验证，并最大限度缓解了大规模复杂芯片设计中昂贵的设计迭代需求，同时保持相同的结果质量和调试可见性。
▲点击图片查看原文
新思科技与AMD达成一份多年期协议，基于新思科技ZeBu Server 4仿真系统，加速AMD高性能处理器、图形和游戏项目的验证。作为新协议的一部分，新思科技将会为部署基于AMD霄龙处理器的服务器，优化其ZeBu和VCS软件。AMD则将借此继续实施其开发战略，利用高性能ZeBu仿真系统提供首批用户支持。双方将继续扩大成功的仿真合作，在软件驱动功率和性能分析、混合仿真与虚拟主机解决方案以外，为系统级调试和模拟/混合信号仿真提供支持。
▲点击图片查看原文
被红叶点燃，为秋天礼赞！
