datasheet

意法半导体(ST)公布下一代低功耗45nm CMOS设计平台

2007-06-18来源: 电子工程世界关键字:晶体管  泄露  双核

ST确认提前推出低功耗SoC解决方案的设计平台,其中包括45nm单元库和首个演示用45nm SoC流片

中国,2007年6月13日 — 世界领先的半导体制造商意法半导体(纽约证券交易所代码:STM)今天公布了该公司的45nm (0.045微米) CMOS设计平台,在这个平台上,客户可以为低功耗的无线和便携通信应用设备开发下一代系统芯片(SoC)产品。

与采用65nm技术的设计相比,ST的低功耗创新工艺结合多个阈值晶体管,将芯片面积缩减一半。同时,新工艺将处理速度提高了20%,在正常工作模式下,泄漏电流降低二分之一,在保持模式下,泄漏电流降低到几分之一。后一项将给便携产品的设计人员带来巨大的好处,因为电池电量的使用时间是便携产品设计需要考虑的一个重要的因素。

ST在完成一个高集成度的45nm SoC 演示芯片的设计或流片时使用了这个最先进的45nm低功耗CMOS平台。这个芯片设计包含一个先进的双核CPU系统和相关的存储器分层结构,采用了在45nm工艺节点上将高性能和低功耗合二为一所需的复杂的低功耗方法。

新的低功耗设计平台充分利用了45nm工艺技术的多功能和模块化特点,该平台是在法国格勒诺布尔近郊Crolles的ST研发中心开出来发的,并在Crolles2联盟的300mm晶圆制造厂接受了产品验证。

“提前使用低功耗的45nm CMOS技术对于市场领先的制造厂商开发新的无线和便携消费电子产品特别是下一代的3G和4G手持多媒体终端至关重要,” 意法半导体制造和技术研发执行副总裁Laurent Bosson表示,“在ST的低功耗45nm CMOS平台上开发的芯片能够让应用设计具有极高的性能同时还有很低的功耗。”

与其它的准备部署的45nm设计平台一样,ST的低功耗45nm工艺含有进行高密度和高性能设计所需的全部先进模块。这些重要模块包括:蚀刻最重要图形层的193nm浸没式光刻技术、潜沟道隔离及晶体管应力技术、先进的采用毫秒退火方法的结工程、超低K的内部铜层电介材料、准许降低互连线电容的技术。此外,还有两个单元库:一个是为高性能优化的,另一个是为低功耗优化的。总之,该平台为设计人员提供了丰富的设计选择。

通过与Cadence、Mentor Graphics、Synopsys和Magma等主要EDA厂商的研发部门合作,ST的45nm设计平台受到业内主要的CAD工具的全面支持,由于开发环境是技术人员熟悉的工业标准工具,ST的客户可以立即着手设计先进的系统芯片解决方案。

关于意法半导体(ST)公司

意法半导体,是微电子应用领域中开发供应半导体解决方案的世界级主导厂商。硅片与系统技术的完美结合,雄厚的制造实力,广泛的知识产权组合(IP),以及强大的战略合作伙伴关系,使意法半导体在系统级芯片(SoC)技术方面居最前沿地位。在今天实现技术一体化的发展趋势中,ST的产品扮演了一个重要的角色。公司股票分别在纽约股票交易所、巴黎Euronext股票交易所和米兰股票交易所上市。2006年,公司净收入98.5亿美元,净收益7.82亿美元,详情请访问ST网站 www.st.com 或 ST中文网站 www.stmicroelectronics.com.cn

关键字:晶体管  泄露  双核

编辑: 引用地址:http://news.eeworld.com.cn/newproducts/eda/200706/14181.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:Cadence的PDK自动生成系统助力华虹NEC开发其第一款0.18微米EEPROM PDK
下一篇:Actel创新的SmartDesign功能可简化系统级设计

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

IMEC解析晶体管微缩工艺技术前景

Scaling”的论文。论文的主要观点是,相比于以往水平放置的SRAM,垂直器件可以使SRAM阵列面积缩小,见图3。图3.垂直晶体管SRAM而且这项工作和之前的论文相符,因为通过制造仅SRAM阵列,工艺制程相对于完整的逻辑制程得以简化,例如SRAM仅需要大约4个金属互连层,而前沿逻辑制程需要12层或更多。图4和图5展示了5nm节点级别的垂直SRAM阵列的基本工艺流程。蓝色的工艺步骤是EUV层(注意顶部电极是加粗蓝色字体(Nanowirepillars),但也是EUV层)。这项工作也发表在VLSI Technology Forum [1],和通过图4和图5以及VLSI论文的分析可以得到更详细工艺制程的概括如下。1.沉积N型外延层。2.使用2个张
发表于 2019-07-22
IMEC解析晶体管微缩工艺技术前景

新型垂直有机晶体管,可减少折叠手机成本

韩国标准科学研究院(KRISS)纳米结构测定中心首席研究员林庆根(音译)与德国德勒斯登工业大学教授Karl Leo所带领的研究组16日成功开发有机垂直构造晶体管。林庆根表示,能提高有机晶体管的效能都是核心技术,垂直构造有机晶体管有望减少折叠式智能手机、穿戴式计算机等制造成本。据《韩联社》报道,有机晶体管和无机电机体不同的地方,是有机晶体管能更轻便、灵活地应用在屏幕、传感器、存储器上,尤其是和传统无机晶体管相比,有机晶体管制造成本更加低廉,因此被外界视为下一代半导体元件。可惜的是,一般的有机晶体管距离商用化仍有一段距离,不仅驱动电压大、反应时间长,加上电极中的静电容量大,导致效能低落。韩国研究组为克服缺点,将电极、有机半导体进行垂直
发表于 2019-07-17

英特尔全新神经拟态系统:64颗Loihi芯片,集成1320亿个晶体管

2017年9月,Intel发布了全新的神经拟态芯片“Loihi”,之后不断取得新的突破和进展,还成立了Intel神经拟态研究社区(INRC),推动神经拟态计算的发展。 现在,Intel宣布了代号“Pohoiki Beach”的全新神经拟态系统,包含多达64颗Loihi芯片,集成了1320亿个晶体管,总面积3840平方毫米,拥有800万个神经元、80亿个突触。  Intel Loihi芯片采用14nm工艺制造,集成21亿个晶体管,核心面积60平方毫米,内部集成3个Quark x86 CPU核心、128个神经拟态计算核心、13万个神经元、1.3亿个突触,并有包括Python API在内的编程工具链支持
发表于 2019-07-16
英特尔全新神经拟态系统:64颗Loihi芯片,集成1320亿个晶体管

重量级专家带你深入解读集成电路,直击当前我国芯片产业

简介  魏少军,清华大学微电子所所长,“核高基”国家科技重大专项技术总师,国际电气和电子工程师协会会士。 (以下为演讲全部内容)1、谁缔造了芯片奇迹?集成电路是一种芯片,我们天天都在用,比如说家庭当中用到的集成电路有三百块之多。我们在自己家里修一些电器的时候,你可以看见有很多黑黑的方块,这些黑黑的方块是什么?就是我们说的集成电路和芯片。  这里面有大量的集成电路的基本元件,叫晶体管,可能有几十亿支甚至上百亿支。晶体管的原理非常简单,但是真正要把这样的晶体管发明出来,人类还是经过了非常长时间的探索。我们知道,世界上第一台电子计算机是1945年在美国的宾夕法尼亚大学发明的,我们用的是所谓
发表于 2019-05-10
重量级专家带你深入解读集成电路,直击当前我国芯片产业

没有画画功底,也能将这些原理图符号画好

上面来。某个年代的原理图程序出现于这样一个时期:PCB上大约有40个14引脚的逻辑芯片,每个芯片配一个去耦电容,再加上一个卡缘连接器。在1985年,DOS OrCAD甚至不能画三角形。这是那个年代的局限,也是那个年代需要担心的事。当时许多公司觉得PCB上只有一个电源,即VCC(两个“C”代表“公共集电极”,因为所有这些逻辑门都馈送电源给许多晶体管的集电极)。因此PCB只需要VCC和地。CAD公司的程序员甚至认为不需要在芯片上显示电源引脚。他们只是发明了“零长度”引脚,然后版图设计程序会将所有相同名字的引脚连接在一起。程序员认为工程师使用最后生成网络表的原理图简直太蠢了。说到地,“公共端”或“回流端”其实更贴切,除非你的电路连接到墙上插座的大地
发表于 2019-04-11
没有画画功底,也能将这些原理图符号画好

埃赋隆半导体高效率750W射频功率晶体管

埃赋隆半导体(Ampleon)今天宣布推出一款高效率750W射频功率晶体管BLF0910H9LS750P。它在915MHz时效率为72.5%,为同类最佳,其坚固耐用型设计也使其成为了工业和专业射频能源应用的理想选择。 该器件的工作频率范围为902MHz至928MHz,适用于工业、科学和医疗系统,以及专业烹饪应用。 该器件的高效率特性,可最大限度地减少其提供给定输出功率所用的能量,从而降低运营成本,并可减少散热,实现更简单、更低成本的冷却解决方案和更紧凑的系统,从而降低制造成本。 BLF0910H9LS750P的坚固耐用型设计,使该器件在所有相位上所能承受的负载失配相当于10:1的VSWR(电压驻波比
发表于 2019-04-08
埃赋隆半导体高效率750W射频功率晶体管

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关:

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2019 EEWORLD.com.cn, Inc. All rights reserved