datasheet

RF技术用于TSMC 65纳米工艺节点

2008-04-16来源: 电子工程世界 关键字:TSMC  65纳米工艺  设计工具包  RF  基带电路  微处理器  内存

Cadence QRC Extraction2008TSMC 65纳米效应如衬底偏压、侵蚀、金属填充和切削。

关键字:TSMC  65纳米工艺  设计工具包  RF  基带电路  微处理器  内存

编辑:吕海英 引用地址:http://www.eeworld.com.cn/newproducts/packing/200804/article_17799.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:TI与Omnitrol Networks的RFID方案
下一篇:SI新IGBT可降低关断能耗、缩小空间

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

TSMC 将成为 Intel 芯片制造业务的劲敌

在过去的三十年里,英特尔一直在主导芯片制造领域,他们所生产的元器件(处理器)被应用到全世界大部分的电脑中。但这方面业务正在被一个大多数美国人所知道的公司威胁——来自台湾的TSMC。成立于1987年的TSMC为那些缺乏足够的钱打造工厂的公司(其实就是Fabless)生产大量的芯片。这种模式在过去曾经被AMD的创始人Jerry Sanders非常“鄙视”,他曾在一个会议上说过一句行内的人基本都知道的话,那就是“真男人必须要有自己的晶圆厂”。但最近,这种观点正在转变,因为羽翼渐丰的TSMC正在挑战四千多亿市值里面的集成电路王者英特尔,而AMD也在最近抛弃了他们正在苦苦挣扎的合作伙伴,选择TSMC作为他们最先进的处理器的生产者。TSMC
发表于 2018-11-29
TSMC 将成为 Intel 芯片制造业务的劲敌

台积电N7+工艺节点明年量产,明年4月开始风险投产

台积电(TSMC)宣布投片采用部分极紫外光刻(EUV)技术的首款N7+工艺节点芯片,并将于明年4月开始风险试产(risk production)采用完整EUV的5nm工艺。 根据台积电更新的数据显示,其先进工艺节点持续在面积和功率方面提升,但芯片速度无法再以其历史速度推进。为了弥补这一点,台积电更新其开发中用于加速芯片间互连的六种封装技术。 此外,台积电与Cadence等4家业界伙伴合作,共同支持后段芯片设计的在线服务。支持者表示,基于云端的服务将缩短时间并扩大芯片设计工具的范围,有助于拓展正面临摩尔定律(Moore’s Law)放缓的半导体产业。然而,他们也指出,云端设计仍处于需要设定和优化自定义平台的早期
发表于 2018-11-23

TSMC与新思科技合作为TSMC WoW和CoWoS封装技术提供设计流程

重点:新思科技Design Platform支持TSMC WoW直接堆叠和CoWoS技术。解决方案包括多裸晶芯片和中介层(Interposer)的版图实现、寄生参数提取和时序分析以及物理验证。参考流程使早期客户能够充分发挥3D-IC的潜力,实现高性能、低功耗应用。 新思科技(Synopsys, Inc.,纳斯达克股票市场代码: SNPS)宣布,新思科技Design Platform全面支持TSMC WoW直接堆叠和 CoWoS®先进封装技术。Design Platform支持与3D IC参考流程相结合,帮助用户在移动计算、网络通信、消费和汽车电子等应用中部署高性能、高连接性的多裸晶芯片技术。新思科技Design
发表于 2018-10-26

新思科技数字与定制设计平台通过TSMC 5nm EUV工艺技术认证

;     具有先进仿真解决方案的新思科技定制设计平台支持最新5nm设计规则和FinFET器件模型。 新思科技(Synopsys, Inc.,纳斯达克股票市场代码: SNPS)宣布,新思科技数字和定制设计平台通过了TSMC最先进的5nm EUV工艺技术认证。该认证是多年广泛合作的结果,旨在提供更优化的设计解决方案,加快下一代设计的发展进程。 Design Compiler® Graphical综合工具经过了严格的5nm启用验证,并证明了与IC Compiler™ II布局布线工具在时序、面积、功耗和布线拥塞方面的相关一致性。Design Compiler Graphical
发表于 2018-10-24

新思科技出支持TSMC 7nm FinFET工艺技术的汽车级IP

重点:●基于7nm工艺技术的控制器和PHY IP具有丰富的产品组合,包括LPDDR4X、MIPI CSI-2、D-PHY、PCI Express 4.0以及安全IP。●IP解决方案支持TSMC 7nm工艺技术所需的先进汽车设计规则,满足可靠性和15年汽车运行要求。● ISO 26262 ASIL Ready IP包含安全包、FMEDA报告及安全手册,以加速芯片功能安全评估。 2018年10月18日,中国 北京——新思科技(Synopsys, Inc.,纳斯达克股票市场代码: SNPS)宣布,推出支持TSMC 7nm FinFET工艺技术的汽车级DesignWare®Controller和PHY IP
发表于 2018-10-18

Synopsys数字和模拟定制设计平台通过TSMC 5nm工艺技术认证

2018年5月24日,中国 北京——全球第一大芯片自动化设计解决方案提供商及全球第一大芯片接口IP供应商、信息安全和软件质量的全球领导者Synopsys(NASDAQ: SNPS)近日宣布, Synopsys 设计平台获得TSMC最新版且最先进的5nm工艺技术认证,可用于客户先期设计。通过与TSMC的早期密切协作,IC Compiler ™ II 的布局及布线解决方案采用下一代布局和合法化技术,最大限度地提高可布线性和总体设计利用率。借助重要的设计技术协同优化工作,通过使用PrimeTime®Signoff和StarRC™提取技术实现ECO闭合,IC Compiler II 实现了对高度紧凑的单元库的支持。对于TSMC
发表于 2018-05-25

小广播

404-电子工程世界
404-电子工程世界
404-电子工程世界
404-电子工程世界

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 市场动态 半导体生产 材料技术 封装测试 工艺设备 光伏产业 平板显示 电子设计 电子制造 视频教程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2018 EEWORLD.com.cn, Inc. All rights reserved
pt type="text/javascript" src="//v3.jiathis.com/code/jia.js?uid=2113614" charset="utf-8">