datasheet

Cadence低功耗设计支持Tensilica多媒体IP

2008-10-08来源: 电子工程世界关键字:Cadence低功耗设计  Tensilica多媒体IP

  Tensilica日前宣布与Cadence 合作,根据Tensilica受欢迎的330HiFi音频处理器和388VDO视频引擎,为其多媒体子系统建立一个通用功耗格式(CPF)的低功耗参考设计流程。Cadence和Tensilica公司的工程师合作使用完整的Cadence低功耗解决方案(包括Encounter RTL Compiler全局综合,Encounter Conformal Low Power和SoC Encounter RTL-to-GDSII系统),为Tensilica多处理器音频/视频的平台实现了低功耗设计方案。


  388VDO视频引擎是完全可配置的编解码处理器,支持多标准、多分辨率的视频。330HiFi音频处理器和388VDO视频引擎都是针对手持移动设备和个人媒体播放器(PMPs)而设计。现在,SoC设计师可采用了Cadence低功耗解决方案实现基于Tensilica的参考设计,为功耗敏感的手机应用实现最低功耗。


  Tensilica战略联盟总监Chris Jones表示:“结合Tensilica IP和Cadence低功耗解决方案,为客户配备建立低功耗、便携式多媒体芯片所必须的所有工具和技术。在广泛部署通用功率格式的基础上使用此参考设计流程,Tensilica的客户在采用最先进的技术进行低功耗的设计时能节省宝贵的设计时间。”


  Cadence业务部集团总监Pankaj Mayor 表示:“Tensilica积极参与了Power Forward Initiative计划,旨在设计和生产更多的低功耗电子设备,经过验证的项目表明,通过参照具备Tensilica处理器和Cadence低功耗解决方案的通用功率格式功能的设计,多媒体芯片设计人员能够加快超低功耗产品的面市。”


  对于330HiFi 和 388VDO用户,Tensilica将为Encounter RTL Compiler全局综合,Encounter Conformal Low Power和SoC Encounter RTL-to-GDSII系统提供范例参考脚本,并为388VDO处理器提供通用功率格式描述功率的样本文件。通用功率格式(CPF)流程包将在2008年第四个季度上市。


 

关键字:Cadence低功耗设计  Tensilica多媒体IP

编辑:梁朝斌 引用地址:http://news.eeworld.com.cn/newproducts/power/200810/article_18304.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:宽带6GHzRMS检测器提供准确的RF功率测量
下一篇:Intersil专为手机RF功放供电的DC转换器

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

Silicon Labs采用Cadence混合信号低功耗设计流程

Cadence设计系统公司日前宣布,Silicon Labs采用完整的Cadence® 混合信号低功耗设计流程,使其最新款节能型基于ARM® 微控制器单元(MCU)的功耗大幅降低了50%。Silicon Labs表示,搭载了ARM Cortex®-M4核心的新款EFM32 Wonder Gecko,比竞争对手MCU要少消耗50%的功耗,即使运行在更高的温度,也能延长电池使用时间。这款微控制器瞄准对功耗敏感的应用场合,例如智能能源和自动化领域,无论在活动还是在睡眠模式下均可实现低功耗运行。 这款MCU由Energy Micro开发,而Energy Micro最近被Silicon Labs收购。从2007年建立之日起,Energy
发表于 2013-09-27

Cadence低功耗设计方法学锦囊使无线和消费电子加速采用低功耗设计技术

可用的方法学、示例IP和咨询服务加速跨开发部门部署低功耗设计流程 【加州圣荷塞,2007年5月14日】全球电子设计创新领先公司Cadence设计系统公司(NASDAQ:CDNS)今天发布了业界首个低功耗设计“锦囊”,使处于不同经验水平的工程师,均可以最小的风险、成本和开发时间来采用低功耗技术。做为Cadence低功耗设计解决方案的补充,Cadence 低功耗设计方法学锦囊(Cadence Low-Power Methodology Kit) 提供了一个覆盖逻辑设计、功能验证和物理实现的端到端方法学。该设计锦囊包括示例IP、脚本和库;所有这些均经过了内置无线参考设计的验证。该设计锦囊交付时配搭Cadence应用性咨询服务,使得设计
发表于 2007-05-16

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关:

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2019 EEWORLD.com.cn, Inc. All rights reserved