我国Chiplet现状,解决卡脖子问题就靠它?

2020-10-27来源: 半导体行业观察关键字:Chiplet

2020年7月8日,具有历史意义的一天,作为AI计算架构的代表英伟达市值达到2480亿美元,超过传统计算架构寡头Intel 2460亿美元市值,而五年前,英伟达的市值仅为Intel的1/10。这预示着新架构和新产业正势不可挡的快速崛起。

 

See the source image


作为一种芯片级IP整合重用技术,Chiplet技术近年来受到广泛的关注。与传统的单芯片(Monolithic ASICs)集成方式相比,Chiplet异构集成技术在芯片性能功耗优化、成本以及商业模式多方面具有优势和潜力,为CPU、FPGA以及网络芯片等多领域芯片的研制提供了一种高效能、低成本的实现方式。Chiplet技术涉及的互连、封装以及EDA等关键技术和标准逐渐成为学术界和工业界的研究热点。

 

10月22日,由中国计算机协会(CCF)主办的计算领域年度盛会中国计算机大会(CNCC)在北京隆重召开,会议针对Chiplet技术特设了主题技术论坛。来自中科院、新思科技、摩尔精英等机构企业的专家学者共同探讨Chiplet技术以及对未来芯片产业的影响。

 

国内Chiplet的发展成果和布局

 

中科院计算所副研究员王颖博士在开场就谈到了Chiplet的意义。他谈到,从技术意义上来看,Chiplet是芯片生产与集成技术发展的趋势,它所依赖的2.5D封装或者3D堆叠技术具有低半径高宽带的物理连接特性,较低的数据搬运开销以及更高的晶体管集成度;从工业意义上来讲:Chiplet同时也是一种新的设计/商业模式,相比复用IP的单片SoC以及真三维芯片,Chiplet具有成本优势;再者通过复用现有Die,它还具有开发敏捷度优势;通过集成Known-good Die,能提升大规模芯片良率;另外通过异质集成还能降低对工艺的依赖。

 

当然Chiplet还面临着诸多挑战,例如在封装技术与生产工艺、EDA工具链、热耗散,时钟与功耗运输网络、片上互联(NoC)或Interposer上互联、Chiplet间接口与协议标准化、Chiplet模块的DFT、验证、可靠性与DFM、新的IP共享与授权模式上、体系结构设计,系统级设计的片间划分等等。因此,Chiplet的发展还需要产业界的共同努力。

 

image.png

 

中国科学院计算技术研究所研究员韩银和就《机器人专用处理器-多智能处理的异构架构和集成》主题发表了精彩的演讲。他讲到,随着摩尔定律迟缓,需要更多结构创新,图灵奖得主David Patterson的研究也表明芯片体系结构的黄金时代正在来临。而具体到机器人领域上,机器人处理器是一个全新的芯片种类,他需要支持机器人应用所涉及到的主要功能的加速。我们也正在机器人专用处理器领域进行探索,并开发出了多款芯片。

 

“机器人处理信息的流程,可以抽象为感知-判定-决策-行动四个步骤,我们提出了Dadu、Dadu-P、Dadu-CD等多种异构并行架构,从宏观上的路径规划,以及微观上的关节控制计算两个核心步骤上着手,加速机器人上运行的核心处理步骤。Dadu机器人处理器路线图分为4代,第一代机械臂以CPU、CNN和关节运动为主,目前已流片;第二代主要是无人机,侧重在运动规划,验证芯片已流片,新版本正在开发中;第三代则是服务机器人,采用CPU和OODA,相关的验证芯片正在设计中;第四代将属于认知机器人范畴,或许将采用新器件新集成的方法,我们也正在探索用Chiplet集成的方法,快速扩展芯片功能,降低芯片设计周期和制造成本。”韩银和在会上介绍到。

 

image.png

 

在韩银和看来,专用处理器是星星之火,专用处理器种类型多了,也能成燎原之势,弥补我们在通用处理器上的不足。

 

据Gartner预测,到2023年,计算产业的规模将超过2万亿美元。这2万亿美元不是延用传统架构的计算产业,而是突破能效墙、散热墙、优化墙、内存墙、高速IO墙的基于系统架构、晶圆拼装工艺创新的增量市场。

 

在立足国情扬长避短,谋求与美国同位乃至错维竞争的问题上,国家数字交换系统工程技术研究中心研究员刘勤让指出,需最大程度的发挥芯片技术在新结构、新计算、新互联以及新集成上的后发优势,同时要充分兼顾国内在加工、封装、测试和工具上的实际水平,以此来探索工艺与体系协同迭代的创新。因此,在深刻剖析集成电路发展困局的基础上,结合软件定义体系结构创新成果,软件定义晶上系统(SDSoW)提出。

 

刘勤让讲解到,SDSoW从互连密度驱动智能涌现出发,用TCB集成代替PCB集成,实现3个数量级的互连密度提升;联合体系结构的创新,用晶圆级资源倍增软件定义的功能、性能和效能增益,实现1~3个数量级的性能和效能增益。通过软件定义晶上系统的创新,在体积、带宽、延迟、功耗、等方面可以获得4~6个数量级的综合增益,由此带动集成电路从片上系统迈入晶上系统新时代,并全面刷新新型基础设施的技术物理形态。

 

此外,SDSoW还将催生新经济性的衡量指标和商业模式。现在靠卖物化的芯片来获得利润,目前主要以芯片设计/流片的费用对比芯片的预期销售规模作为经济性衡量指标;未来则是靠卖云化的服务获得利润,以芯片设计/流片的费用对比芯片的预期服务次数作为经济性衡量指标。服务模式在发生转变,微电子技术经济性的边界也在转变,因此,我们需要探索出一条以“新赛场、新赛道”实现一流系统的集成电路发展的新道路。

 


image.png 

新思科技高级技术经理王迎春的演讲主题为《DesignWare Die-to-Die PHY Solution for Chiplet》。他介绍了Chiplet的典型的应用场景,如Scale SoC, Split SoC和异构计算等,以及与之适配的Synopsys DesignWare PHY IP solution,重点说明了PHY IP的技术指标对这些系统应用的意义。同时,简要介绍了PHY IP的结构,完整的Chiplet设计流程和测试方案。Synopsys有最新的3DIC Compiler,这也是行业内第一个完整的Chiplet设计平台,具备360o视角的3D视图,支持2.5D/3D封装设计和实现的自动化和可视化,同时面向供电、发热和噪声进行优化。 

 image.png

在摩尔精英董事长兼CEO张竞扬看来,Chiplet无疑是未来芯片行业最重要的趋势之一,这与整个电子和半导体产业的分工协作是一脉相承的。尤其是Foundry和IP授权模式的诞生,承担了产业链一头一尾的工作,大大降低了半导体产业的推入门槛。而随着芯片定制成本攀升和碎片化市场的矛盾不断凸显,芯片行业需要大幅提升芯片研发效率。回看“摩尔定律”其实暗藏伏线,其中一条路是按照每18个月集成度翻倍发展,另一条没被大家关注的路径是,通过封装的形式将小功能模块合在一起,可能是更经济的方式。

 

“Chiplet推广困难重重,六大要素互为因果。第一个是市场需求和采购不明确,不明确的原因是Chiplet的分工和互联标准还没有确认,因为没有这些标准就没有稳定多样的Chiplet供给,而对于SiP封装设计和整合方面又面临着软件、模型和平台上的难题,再就是现在还不具备柔性快速生产能力,最后就是品质管控和保险赔付问题比较复杂。”张竞扬指出。

 

好在中国2000多家芯片公司中,有很多小公司愿意尝试新的服务模式。而摩尔精英也正在探索建立一个SiP的平台,通过严选的SiP芯片、借力现有的KGD裸片过渡,统一芯片生产和品质控制,建立一站式Chiplet研发、生产、销售协作平台,从而能让更多的芯片企业享受到SiP设计和柔性生产的服务。 


image.png 

中国科学院微电子研究所研究员王启东针对《Chiplet与异质集成-摩尔定律延续的一些思考》的主题做了报告。王启东讲到,Chiplet与异质集成有本质区别:Chiplet的发起者主要是IDM和Foundry,如AMD和Intel,Chiplet主要解决Foundry的制造和成本问题,解决IDM的产品差异化问题,解决off-the-shelf的多品种小批量问题。而异质集成的发起者主要是OEM和Packaging house,对于数字、模拟、射频、电源、天线等芯片来说,小型化、高功能化,一体化将是最终诉求。

 

Chiplet的技术内涵其实是一个自上而下的革命,通过先进封装技术如2.5D/3D TSV封装、Fanout封装、先进功能性基板等,结合标准的接口、协议形成Chiplet。但如前文所说,Chiplet在设计和制造等方面还面临诸多挑战,据王启东介绍,微电子所的先进封装平台华进半导体是一家以先进封装/系统集成技术研究与开发为主的企业化独立运营的国家级研发平台。目前中科院微电子所拥有Chiplet所需的先进封装技术,覆盖了设计、仿真、制造、测试的链条环节,希望与国内企业、院所一道开发标准接口与协议,打造国内基于Chiplet的生态。

 

image.png

Chiplet能否有利于解决芯片行业卡脖子难题?

 

中科院计算所副研究员王郁杰博士主持了最后的圆桌会议,会议中针对“Chiplet设计技术是不是未来芯片敏捷开发的使能技术?对芯片的设计流程有何影响?Chiplet是否有利于我国摆脱现有EDA与芯片制造行业卡脖子现状?国内Chiplet制造、集成与封装技术的现状与未来?”这几个问题,几位演讲人展开了激烈的讨论。

 

image.png


刘勤让认为Chiplet是对整个设计、技术以及产业形态的重塑,无论是从成本、摩尔定律的困局以及未来的云化服

[1] [2]
关键字:Chiplet 编辑:muyan 引用地址:http://news.eeworld.com.cn/qrs/ic514396.html 本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:追求卓越,苹果A15芯片制造将会有什么惊喜
下一篇:瑞萨RA MCU系列又添新产品,满足楼宇、工业自动化复杂需求

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

Leti和英特尔将联合开发chiplet封装
Leti日前宣布与英特尔就先进的chiplet 3D和封装技术进行新的合作,以推进高端芯片设计。这项研究将集中于组装更小的chiplet,优化微处理器不同元件之间的互连技术,以及3D IC的新的键合和堆叠技术,特别是高性能计算机应用。2019年,英特尔推出了名为Foveros.v的3D堆叠技术在2020年6月举行的IEEE电子元件与技术会议上,CEA-Leti因其在IRT Nanoelec上进行的项目而获得最佳论文奖,该论文将硅活性中间层作为一种有前途的3D异构集成解决方案。
发表于 2020-11-02
Deca联手ADTEC Engineering,强化chiplet集成工艺
;Deca 展开协作,将 AP Connect 功能直接集成到他们已被认可的高产量设备中。Deca 很荣幸能够与高密度 LDI 行业的领头羊 ADTEC 携手,为先进封装产业引入强大的新型2µm AP 技术节点,强化chiplet(小芯片)集成工艺。” ADTEC 计划在2021年春季,针对先进封装工艺推出最先进的2µm LDI 系统“DE-2”,其中包括扇出技术中所应用的工艺。通过与 Adaptive Patterning™的本机集成功能,DE-2 将为需要精细图案工艺以交付最高良率的客户,提供额外
发表于 2020-10-21
Deca联手ADTEC Engineering,强化<font color='red'>chiplet</font>集成工艺
戴伟民: Chiplet是行业新机遇,芯原将给IC设计公司“减负”
的IP则可以交给芯原这样的芯片设计服务公司,‘轻设计’将成主流。”据戴伟民介绍,芯原目前拥有5大数字IP,包括GPU IP、NPU IP、VPU IP、DSP IP和ISP IP;共计 1400多个数模混合IP和射频IP ,全球范围内拥有有效发明专利124项、商标74项;在中国境内登记集成电路布图设计专有权132项、软件著作权12项以及丰富的技术秘密储备。整体来看,尽管芯原IP销售的“量”不是最多的,但“种类”已经极为丰富,这完美的契合了芯粒(Chiplet)这种异构集成的IP复用模式。剖析Chiplet新机遇戴伟民认为,先进工艺中只有22nm、12nm和5nm这三个工艺节点是“长命节点”,其他中间节点的“寿命”都比较短。而且,并非每种
发表于 2020-10-16
戴伟民: <font color='red'>Chiplet</font>是行业新机遇,芯原将给IC设计公司“减负”
Chiplet为什么火?听ICCAD嘉宾谈谈对此的看法
自从Chiplet(小芯片)技术先后被英特尔和AMD广泛宣传,并成功实现导入之后,近两年该技术不断被炒热,被熟知。借助ICCAD 2019期间,芯原董事长兼总经理戴伟民,Socionext中国事业部总经理刘珲以及Mentor,A Siemens Business荣誉CEO Dr. Walden C. Rhines都分别就这一技术提出了自己的观点和看法。Chiplet正当时戴伟民表示,Marvell创始人周秀文(Sehat Sutardja)博士在ISSCC 2015上提出MoChi(Modular Chip,模块化芯片)架构的概念,这可被追溯为Chiplet技术的原型,只不过当时提出的时间尚早。如今随着处理器越来越大,产品设计开发
发表于 2019-12-03
未来SoC的新技术—Chiplet
人工智能与5G将成为推动半导体未来十年成长的重要动能,但在前段制程微缩越来越困难,以及某些功能,先天就不宜使用太细微的电路实现的情况下,将一颗SoC设计切割成不同小芯片(Chiplet),再用先进封装技术提供的高密度互联将多颗Chiplet包在同一个封装体内,将是未来的发展趋势。在AI浪潮席卷下,为了提供更高的运算效能,处理器核心数量,以及其所搭配的快取记忆体容量、I/O数量都呈现指数型暴增。这些情况使得IC设计者即便使用最先进制程,也很难把芯片尺寸变得更小。不仅如此,如果按照传统设计方法,芯片面积还越来越大,在某些极端状况下,甚至还出现一片12吋晶圆只能生产十多颗,甚至不到十颗芯片的情况。如果再把良率因素考虑进去,采用这种
发表于 2019-10-21
小广播
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved