RISC-V能成为八位MCU的选择吗?

最新更新时间:2022-01-14来源: 半导体行业观察关键字:RISC-V  MCU 手机看文章 扫描二维码
随时随地手机看文章
微控制器几乎无处不在,但 RISC-V 能否满足这个市场的需求?小到足以取代 8 位处理器吗?什么可以帮助人们迁移到更现代的处理器架构?


RISC-V定义了一个 32 位处理器指令集架构(ISA),它是开源的并且可以以多种方式自由实现。它被吹捧为一个非常小而高效的架构,同时被定义为易于扩展。许多附加组件已经是经过批准的扩展,其中大量在 2021 年 12 月的 RISC-V 峰会上亮相。

但问题依然存在。基本规格是否足够小?不是添加额外的功能,而是需要删除一些东西?它作为微控制器有用吗?根据多份行业报告,2020 年 8 位微控制器市场约为 80亿美元,预计在可预见的未来将增长 4% 至 5%。2014 年,8 位仍然是最大的销量,占销售额的 39.7%,而 32 位紧随其后,为 38.5%。

如今,16 位市场已成为最大的市场,占有 48.8% 的份额。8 位正在逐渐失去市场份额,但这将是 16 位而不一定是 32 位。其中大部分是分立芯片,小型处理器显然有一个庞大且可持续的市场。

无处不在的控制器


复杂的设备可能包含许多控制器,但它们很少受到关注。Imperas Software首席执行官 Simon Davidmann 表示:“有许多芯片包含多个大型 Arm 内核,被用作应用处理器,但你也会在其中发现许多小得多的处理器。” “它们被用来做各种各样的事情,其中许多很可能是基于 RISC-V 的小众处理器。没有人真正知道它们是什么,因为它们是隐藏的。”

这些处理器不必遵守相同的规则。Arteris IP的研究员兼系统架构师 Michael Frank 说:“您将始终拥有几个 CPU 来执行一般处理并协调系统周围的数据移动。” “他们做了所有需要图灵完备和可编程的事情。但是你有一些专门的东西。这是硅面积的最佳利用,因为现在您可以省略算法中不需要的任何东西。”

微控制器的其他大型市场包括汽车、HVAC、物联网和医疗。一个 RISC-V 内核可能只需要 20,000 个门,那么当整个芯片可能有数百万个门时,为什么有人会担心尝试进一步优化它呢?在某些情况下,成本是最关键的因素,这意味着可能的面积最小。对其他人来说,这就是关键。对于必须使用单个电池持续数月或数年的设备,任何无所作为的逻辑都被视为必须消除的浪费。

最小的 RISC-V


RISC-V 基数很小。它仅包含每个人都必须执行的 47 条指令。相比之下,x86 为 1,503,Arm 约为 500。它使用最简单的加载/存储架构,这意味着所有操作都在内部寄存器上执行,并且有专门的指令在寄存器和内存之间进行传输。

“RISC-V 从一个简单的整数指令集开始,基本上,已经是处理器的基本结构,”Arteris 的 Frank 说。“你可以从中剥离的东西不多。最简单的 RISC-V 处理器的实现具有 32 位整数。这就是过去的微控制器。我看不出你为什么要进一步减少它的原因。伯克利团队创建了一个很好的分层和可扩展架构。他们从之前所做的所有事情中吸取了教训,并通过构建许多变体以及集成到架构中的扩展,我总是将其视为基础层,而不是可以削减的东西。”

在指令集中,可以定义寄存器文件的大小。“RISC-V 的一个非常好的方面是你可以减少它,”Imperas 的 Davidmann 说。“作为一个组织,RISC-V 试图做的是帮助人们做这样的事情。例如,有减少寄存器数量的 E 版本。通常是 32,但这个版本只定义了 16。”

例如,SiFive 最近讨论了 RV32E 的实现,该实现可以配置为仅在 13,500 个门中实现。ZERO-RISCY 是作为 PULP 平台的一部分开发的用于节能计算的核心,具有消耗 11,600 个门的两级流水线实现。

该规范还允许定义简单的控制器,这些控制器不需要大量的逻辑来围绕核心。“他们试图做到这一点,你甚至可以在没有特权模式功能和控制/状态寄存器的情况下设计它,这样你就可以把它归结为一个非常简单的控制器,”Davidmann 说。“这仍然允许你使用标准汇编器,它仍然是一个 RISC-V,但它不会很快完成你的浮点运算。它只是一个非常小的控制器。”

其中一些减少来自该标准的早期工作。Axiomise 的创始人兼首席执行官 Ashish Darbari 说:“剥离大型设计以获得更小的处理器很有价值的原因可能有很多。” “已经有来自公开处理器的例子。例如,来自 PULP 平台组的两个 RISC-V 内核 ZERO-RISCY 和 Ibex 是 RI5CY 的精简版本,后来成为 cv32e40p。在这种特定情况下,RI5CY 具有不属于标准 RISC-V ISA 的自定义指令。”

似乎没有考虑的一种减少涉及字长。“如果你减小字长,你就会失去 RISC-V 处理器的功能和美感,你可以在相同的寄存器中,在相同的 ALU 中进行地址计算、整数计算,所有事情,”弗兰克说。“在减少 RISC-V 之后,很难保留有用的东西。RISC-V 的美妙之处在于它有一个工具链,如果你开始切割东西,你就只能靠自己了。”

具有讽刺意味的是,延期可能会产生储蓄。Codasip的首席技术官 Zdeněk Přikryl 说:“如果您的芯片上有一堆处理器,那么每个处理器都可以针对特定任务进行优化或定制。” “它可以是人工智能,也可以是安全性,也可以是任何东西。我们使处理器能够以高级架构描述语言设计,通过它我们捕获指令集,可以称为架构视图,以及微架构视图,这基本上是 ISA 的实现。由于我们在高级架构语言中拥有这一单一描述,因此我们能够生成编译器、汇编器、反汇编器、模拟器,最终生成 RTL。”

一种这样的扩展是压缩指令集,它使代码空间更小。压缩指令允许您将两条指令放入一个 32 位字中。这减少了所需的程序内存量,尽管它略微增加了处理器的复杂性。一种说法是实现这一点需要 400 个门。这可能不仅仅是由内存面积的减少所弥补的。其他尝试这样做,例如 Arm Thumb 格式,本质上是不同的指令集。

因此,优化的核心可能并不总是意味着最小的。“我们有一位客户开始调查已批准的 RISC-V 扩展,试图找到最佳折衷方案,”Codasip 的 Přikryl 说。“他们从基线开始,然后添加扩展并研究不同扩展的组合。他们不仅关注性能,还关注大小和内存占用。关键之一是处理器是系统的一部分,而您正在尝试优化该系统。在这种情况下,拥有高效的代码很重要,因为当您在硅片中实现子系统时,您的指令存储器是能源和电力的主要消耗者之一。在优化过程中,我们设法将代码大小减少了大约三倍。”

进行更改确实会给流程带来一些复杂性。“任何人都可以使用 RISC-V 并对其进行更改,”Davidmann 说。“他们可以添加比特,拿走他们喜欢的比特,扔掉他们不喜欢的比特。只要是针对深度嵌入式系统,没有人会关心他们完成了什么。没有人会看到它。这就是为什么一开始没有人真正关心兼容性和合规性的原因。”

修改后的内核确实必须经过验证。Axiomise 的 Darbari 说:“沿着这条道路前进的最大挑战是确定 delta 更改对核心的整体功能有何影响,以及确定 delta 是否按照预期进行。” “这些是正式方法的最佳点,可以通过检查精简内核的架构合规性与正式验证 RISC-V 内核的应用程序formalISA 中的一组正式指定的架构属性来发现差异。”


结论


指定的 RISC-V ISA 是一个最小但完整的处理器架构,可以在少于 20K 的门中实现。该标准考虑到在某些情况下只需要一个最小的核心,并且已经定义了变体和扩展以使其适应代码大小等问题。扩展可能会产生更优化的内核,不仅可以更快地完成工作,而且可以减小尺寸、功耗或在特定应用中重要的其他方面。

用后来由林肯总统改编的约翰·利德盖特的话来说,“你可以一直取悦某些人,有时也可以取悦所有人,但你不能一直取悦所有人。”

RISC-V International 在让大多数人开心方面做得很好。


关键字:RISC-V  MCU 编辑:王兆楠 引用地址:http://news.eeworld.com.cn/qrs/ic560492.html

上一篇:欧洲处理器计划第二期公布,选择了Arm与RISC-V
下一篇:BrainChip被美国空军研究实验室选择,开发基于AI的雷达

推荐阅读

Imagination与晶心科技携手借助RISC-V CPU IP验证GPU
此次合作提供了一种完整的计算解决方案,并展示了组合IP的灵活性英国伦敦 – 2022年1月20日 – Imagination Technologies和晶心科技(Andes Technology)联合宣布:双方合作借助与RISC-V兼容的Andes AX45处理器内核,成功测试和验证了IMG B系列图形处理器(GPU)。Andes AX45是一款64位高性能和可配置的超标量中央处理器(CPU)。此次验证合作为AR/VR、车载信息娱乐系统(IVI)、工业和物联网(IoT)产品领域的客户提供了一种经过验证的、完整的解决方案,并为后续的持续测试奠定了基础。此次验证测试将IMG BXE-2-32 GPU和Andes AX45 CPU集成
发表于 2022-01-20
欧洲处理器计划第二期公布,选择了Arm与RISC-V
欧洲处理器计划的 Rhea 芯片包含 29 个 RISC-V 内核,第二阶段将于 1 月开始欧洲处理器计划 (EPI) 已成功完成其第一个为期三年的阶段,为超级计算机和汽车提供多核芯片设计。该项目突出了 Rhea 通用处理器从 ARM 到 RISC-V 的转变、RISC-V 加速器概念验证和用于汽车应用的嵌入式高性能微控制器。该项目有来自10个欧洲国家的28个合作伙伴,旨在使欧盟在高性能计算(HPC)芯片技术实现独立。第一阶段 SGA1 的成功完成,为该项目的第二部分铺平了道路,第二部分项目将于 2022 年 1 月启动。通用处理器 (GPP) 的初始设计称为 Rhea,包含72 个 ARM Zeus 处理器。法国超级计算机
发表于 2022-01-09
欧洲处理器计划第二期公布,选择了Arm与<font color='red'>RISC-V</font>
赛昉科技教你如何采用RISC-V开发板实现小车自动巡线行驶
近期DFRobot开发出了一款巡线小车的展品,该展品使用了搭载赛昉科技JH7100(昉·惊鸿7100)芯片的RISC-V主控开发板,运行Fedora Linux操作系统。在PinPong Python库的支持下,采用Mind+编程软件进行GPIO的控制。本小车通过HUSKYLENS(二哈识图)视觉传感器进行路线智能识别,实现了自动巡线行驶的功能。一、展品说明1、赛昉科技JH7100昉·惊鸿7100搭载了双核U74 ,共享2MB的二级缓存,工作频率可达1.2GHz,支持Linux操作系统。其中,赛昉科技自主研发的ISP适配主流传感器,内置的图像视频处理子系统支持H265/H264/JPEG编解码。集成高性能、低功耗的Vision
发表于 2022-01-07
赛昉科技教你如何采用<font color='red'>RISC-V</font>开发板实现小车自动巡线行驶
Eggtronic推出基于RISC-V架构的电源控制器
Igor Spinella 与 Nick Flaherty创立了芯片公司Eggtronic,开发基于RISC-V的电源控制器,如今已募资1500 万欧元。意大利芯片商 Eggtronic计划推出了一系列高度集成的 AC-DC转换控制芯片,日前其成功推出了首颗基于RISC-V 内核的控制器。“QuarEgg技术的诞生是为了解决准谐振和有源钳位技术的问题。”总部位于摩德纳的 Eggtronic首席执行官兼创始人 Igor Spinella 说。在整个负载上使用零电压开关技术 (ZVS),可以支持最高45W的高效率充电器。“明年第一季度我们将推出SmartEgg,它是单级功率因数校正 (PFC) 和电源转换器。然后是下一个
发表于 2022-01-06
专访RISC-V CEO:想成为第三大指令集还有诸多工作要做
编译自protocol.com在英伟达斥资 400 亿美元收购芯片设计制造商 Arm 之初,半导体工程师和高管们普遍认为,如果英伟达对 Arm 的设计理念施加更多控制,那么名为 RISC-V 的开源替代方案是一种潜在的备胎。一年多后,尽管英伟达的交易遇到了麻烦,但对替代品,比如 RISC-V的兴趣并没有减弱。Nvidia 的 Arm 交易遇到了使 RISC-V 具有吸引力的因素之一:技术民族主义。 COVID-19 大流行明确表明,半导体对一系列消费品以及国家安全都至关重要。例如,美国正在制定一项计划,斥资数十亿美元,以确保国内有足够的能力来满足芯片供应。RISC-V不存在Nvidia 和 Arm 整合的一些问题,因为它是开源
发表于 2021-12-30
芯驰定点覆盖中国超70%车厂,将发布ASIL D级MCU芯片
、测试、封装等环节上都放在中国和中国台湾完成,如芯片制造商台积电及封测巨头日月光都是芯驰科技重要的合作伙伴。而芯驰也正好抓住了“芯痛”的窗口时机,将提供符合车规的MCU产品。据芯驰科技介绍,2022年芯驰科技即将发布ASIL D级别的MCU芯片。事实上,在核心产品之上,芯驰还与超过200家生态合作伙伴达成了合作,覆盖操作系统、虚拟化、工具、协议栈、HMI等多个方面,共同赋能整车厂商。此外,芯驰还提出,作为一个芯片供应商,未来将从提高用户体验出发,在设计之初就与Tier1深度配合,释放新车功能的想象空间的同时,把芯片性能做到最好。给客户开放丰富的接口并提供完整的工具链,给他们实现算法的方法。
发表于 2022-01-20
芯驰定点覆盖中国超70%车厂,将发布ASIL D级<font color='red'>MCU</font>芯片
小广播
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2022 EEWORLD.com.cn, Inc. All rights reserved