BittWare发布配备Intel® Agilex™ M系列和I系列的PCIe 5.0/CXL FPGA加速器-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

BittWare发布配备Intel® Agilex™ M系列和I系列的PCIe 5.0/CXL FPGA加速器，推动内存和互连性改进，并且降低风险

•BittWare加入Intel的Agilex M系列早期使用计划，以推动开发用于内存密集型应用的FPGA解决方案

•BittWare新添两种全新的Intel Agilex I系列 SmartNIC加速器，打造最广泛的Intel基于FPGA加速器的企业级产品组合

•与Intel进行数十年的合作，使客户可随时获取高性能计算、计算存储、网络和传感器处理领域的的成熟产品

新罕布什尔州康科德 - 2022年8月3日 - Molex莫仕旗下的子公司BittWare是用于边缘和云计算应用的企业级加速器的领先供应商，今天推出了采用Intel Agilex FPGA的新型存储卡和服务器级解决方案。全新的BittWare IA-860m利用高达32GB的HBM2e系统内置内存和16线路PCIe 5.0（具有CXL升级选项），帮助客户解决受内存限制的应用工作负载。

BittWare还新增了Intel I系列级基于FPGA的产品，推出支持高性能接口的IA-440i和IA-640i加速器，包括400G以太网和PCIe 5.0（CXL选项）。这些最新的型号与BittWare现有的Intel Agilex F系列产品相得益彰，是市场上数一数二基于FPGA的最广泛Intel Agilex产品组合之一。这项产品发布进一步巩固了BittWare对解决高性能计算、存储、网络和传感器处理应用日益增长需求的承诺。

BittWare销售和营销副总裁Craig Petrie表示：“BittWare很高兴能够应用Intel的先进技术，以快速、低风险的方式解决日益棘手的应用问题。我们与Intel长期合作，具备最新开发工具（包括OneAPI）的专业知识，并与Molex莫仕的全球供应链和制造能力密切结合，使BittWare能够将开发时间缩短12至18个月，同时确保从概念验证顺利过渡到批量产品部署。”

推动创新

BittWare被挑选参与Intel Agilex M系列的早期使用计划（EAP），以加快交付基于FPGA的解决方案，其中囊括了Intel最新的技术进展成果。为此，BittWare的世界级工程团队将充分利用系统内置的HBM2e（高带宽内存）DRAM堆栈、芯片内SRAM、支持外部同步DRAM（SDRAM）下一代内存（包括DDR5）等多方面的优势。

Intel公司的副总裁兼可编程解决方案总经理Deepali Trehan表示：“我们很高兴与BittWare合作，在扩充Intel基于FPGA的解决方案同时，为我们全新的Intel Agilex M系列fpga提供动力。多年来，BittWare一直大力支持我们的Intel Agilex旗舰产品路线图，并利用Intel的OneAPI开发工具包来加快解决方案的开发和交付，使我们的客户能够在终端市场和应用程序中实现高水平的性能和能源效率。”

应对指数级的数据增长

BittWare和Intel共同开发加速多种工作负载处理的解决方案，包括机器学习推理、数据库加速和非易失性内存标准（NVMe）计算存储、网络测试和测量、5G蜂窝测试和传感器处理。因此，两家公司都做好准备，满足客户对于高速网络、计算和存储加速不断增长的需求，以应对具备最高要求的应用程序和计算工作负载。

可用性

BittWare IA-440i和IA-640i加速器的早期接入设备预计于2022年第四季度上市，生产设备预计于2023年第一季度交付。IA-860m加速器的早期接入设备将于2023年第二季度推出，预计于2024年第二季度投产。这三款产品都将通过分销方式销售。

更多资源

•2022年8月2日至4日，在圣克拉拉会议中心将举办闪存峰会（The Flash Memory Summit），诚邀您参观BittWare展台（展位号734）

•关于BittWare基于intel的FPGA加速器产品组合，请访问官网l

关键字：BittWare FPGA 编辑：张工引用地址：http://news.eeworld.com.cn/qrs/ic617980.html

上一篇：应用如何决定AI的开发
下一篇：以生态之力推动产业创新，英特尔发布两大FPGA新品部署

推荐阅读

以生态之力推动产业创新，英特尔发布两大FPGA新品部署

“芯加速智未来”，英特尔FPGA中国创新中心发布两大新品部署身处不断数字化的世界中，我们需要更加高效灵活的计算来处理日益复杂多样的数据，这对半导体技术的创新提出了更高的要求。近日，“芯加速智未来”英特尔FPGA中国创新中心前沿技术及新品部署发布会于重庆举办。发布会上，英特尔FPGA中国创新中心总经理张瑞宣布，创新中心已全新部署英特尔® Agilex™️ FPGA和英特尔® Stratix® 10 NX FPGA两大产品。新品部署将进一步释放创新中心的技术与生态实力，加速推动产业创新。面向新领域、新场景，英特尔始终履行对加速创新的承诺，持续支持高新技术企业创新，为重庆乃至全国的产业创新贡献力量。英特尔® Agilex™️ FPGA

发表于 2022-08-08

以生态之力推动产业创新，英特尔发布两大<font color='red'>FPGA</font>新品部署

BittWare发布配备Intel® Agilex™ M系列和I系列的PCIe 5.0/CXL FPGA加速器

BittWare发布配备Intel® Agilex™ M系列和I系列的PCIe 5.0/CXL FPGA加速器，推动内存和互连性改进，并且降低风险•BittWare加入Intel的Agilex M系列早期使用计划，以推动开发用于内存密集型应用的FPGA解决方案•BittWare新添两种全新的Intel Agilex I系列 SmartNIC加速器，打造最广泛的Intel基于FPGA加速器的企业级产品组合•与Intel进行数十年的合作，使客户可随时获取高性能计算、计算存储、网络和传感器处理领域的的成熟产品新罕布什尔州康科德 - 2022年8月3日 - Molex莫仕旗下的子公司BittWare是用于边缘和云计算应用的企业级加速器的领先

发表于 2022-08-03

<font color='red'>BittWare</font>发布配备Intel® Agilex™ M系列和I系列的PCIe 5.0/CXL <font color='red'>FPGA</font>加速器

瑞苏盈科出席欧洲FPGA大会并发表演讲

FPGA Conference Europe 是欧洲领先的可编程逻辑器件专家会议。在越来越受人工智能驱动的云数据中心、电信和许多其他高性能应用中，现场可编程门阵列（简称 FPGA）早已证明自己是适用于各种任务的灵活且强大的加速器解决方案。2022年欧洲 FPGA 大会，于 7 月 5 日至 7 日在德国慕尼黑东会议中心举办，3天100%专业知识！75个来自全球顶级专家演讲。讨论嵌入式系统的开发人员必须处理新的解决方案和方法，但同时也要澄清基本问题：FPGA 是否适合他们自己的项目？使用 FPGA 的最佳方式是什么？瑞苏盈科作为参展商出席了此次会议并发表演讲！欧洲FPGA大会现场来自Enclustra的演讲者:Speaker from

发表于 2022-07-27

瑞苏盈科出席欧洲<font color='red'>FPGA</font>大会并发表演讲

瑞苏盈科FPGA核心板在声呐系统中的应用

瑞苏盈科FPGA核心板在声呐系统中的应用前言声纳系统使用声脉冲来探测、识别和跟踪水下物体。一个完整的声纳系统是由一个控制和显示部件、一个发射器电路、一个接收器电路和同时能作为发射装置（扬声器）和探测装置（高灵敏度麦克风）的传感器组成。声纳系统图技术挑战本文讨论的声纳发射器是一个相控阵发射器，能够发射10Khz至100Khz的频率。该系统采用了一个发射器模块阵列，每个模块能够驱动8个声纳传感器。FPGA设计包含若干独特的模块：ARM处理中心（英特尔HPS）、一个波形发生器、通道接口、时钟和芯片计时、系统监控和控制以及状态寄存器。系统框图解决方案该项目采用了瑞苏盈科基于Intel FPGA (Altera) Cyclone V的水星Me

发表于 2022-07-27

瑞苏盈科<font color='red'>FPGA</font>核心板在声呐系统中的应用

FPGA入门学习第六天（DDS信号发生器）

实验目的利用FPGA实现信号发生器的功能，产生一定频率的正弦波信号掌握DDS原理学习生成ROM IPCORE学习仿真ROM IPCORE实验平台小精灵开发板（DA模块与开发板的J4口相接）黑金DA模块（AN108）QuartusII 11.0（综合编译软件）Modelsim 10.1a（仿真软件）Debussy（波形查看软件）波形数据生成软件原理分析首先我们利用波形数据生成软件生成正弦波的波形数据，FPGA可以将波形数据保存在ROM中，然后按一定的速率从ROM中读出来，送入DA接口，通过DA模块的数模转换，便可以将数字信号转换成模拟信号。然后通过示波器便可观察到正弦波。波形数据的宽度和DA模块的数据位宽有关系，位宽越宽，那么波形越平

发表于 2022-07-21

<font color='red'>FPGA</font>入门学习第六天（DDS信号发生器）

基于FPGA的混沌信号发生器设计与实现

提出基于FPGA设计混沌信号发生器的一种改进方法。首先，采用Euler算法，将连续混沌系统转换为离散混沌系统。其次，基于IEEE-754单精度浮点数标准和模块化设计理念，利用Quartus II软件，采用VHDL和原理图相结合的方式设计混沌信号发生器。最后，在FPGA实验系统上进行实验，在示波器上显示了混沌吸引子的相图及时域混沌信号。由于采用了基于数据选择器的面积优化方法，复用耗费逻辑资源较多的浮点运算模块，大大减少了混沌信号发生器所占用的FPGA逻辑资源。实验结果证明了该方法的有效性和通用性。0 引言用分立元件的模拟电子电路产生混沌信号是目前最常用的方法[1,2]，但元器件容易老化，系统改变不灵活，因此人们考虑能否使用数字器件（如

发表于 2022-07-21