中端FPGA工艺下探 莱迪思新平台导入了28nm FD-SOI技术

2019-12-12来源: 爱集微关键字:FPGA

高端FPGA市场有赛灵思和英特尔两条巨龙盘踞,莱迪斯几乎未曾踏入这山头半步,那么是如何成为世界第三大FPGA厂商的呢?


今年,赛灵思和英特尔展开了对“世界最大FPGA”宝座的角逐,分别发布了16nm和14nm的两款FPGA芯片。做最大的FPGA,秀最纯粹的肌肉,这样高的技术壁垒让多少城外想进来的人撞得头破血流。因此,莱迪斯做了一个聪明的决定,只专注在中低端FPGA领域,努力从中端市场获得成长。

打破两个局限性

在过去,莱迪斯的战略有一定的局限性,第一个局限性体现在应用领域方面,莱迪斯几乎只做消费类。第二个局限性则是由于产品研发模式僵硬,导致的技术很难复用。

近年来,5G、机器视觉、自动驾驶等新技术的兴起引起了莱迪斯的重视,莱迪斯开始通过嵌入式视觉系统进军工业领域和汽车领域,因为这两个领域的智能化转型中,会用到更多的摄像头来捕捉信息,也会用到更多的显示屏来实现智能控制。于是,今年10月莱迪斯就推出了CrossLinkPlus FPGA系列产品,适用于采用MIPID-PHY的嵌入式视觉系统。

应用领域的局限性被击破后,莱迪斯还需要对产品研发模式进行升级。过去,莱迪斯的产品研发是根据市场需求一款一款的做,而现在由于市场不明确,产品迭代非常快,莱迪斯最新推出的全新平台化模式将打破这第二个局限性。


据半导体亚太区产品市场部总监陈英仁介绍,莱迪思Nexus平台能够实现低功耗、高可靠性、高性能的芯片设计,基于该平台推出的产品还能够陆续衍生出其他版本。陈英仁表示,Nexus平台是业界首款28nm基于FD-SOI的FPGA平台,该平台优化的DSP模块和更大的片上存储器可实现低功耗高性能的计算,如AI推理算法,并且运行速度是之前莱迪思FPGA的2倍而功耗减少一半。

FD-SOI带来的变化

另外,Nexus平台采用的三星28 nm FD-SOI工艺技术,与bulk CMOS工艺相比漏电降低了50%,符合莱迪思对低功耗技术平台的期望。


谈到使用28 nm FD-SOI工艺的原因,陈英仁还补充道,该工艺可以缓和“高性能”和“低功耗”的冲突,FD-SOI可以做电压的控制,进而控制反馈偏压(Back Bias),实现低功耗或高性能这两种可选的设定。有了三星28 nm FD-SOI工艺,Nexus平台的静态功耗最高可以比竞争对手降低75%。

陈英仁进一步指出,28 nm FD-SOI工艺还能够带来前所未有的稳定性,虽然大多数消费电子对于稳定性要求不高,但涉及到生命安全和航空航天时,稳定性就变得尤为重要。CMOS工艺对于太阳辐射的抗干扰能力较弱,尤其是SRAM制程会关键区域造成很高的“软错误率(SER)”。而28nm FD-SOI工艺有一个非常薄的Buried Oxide,它可以把对对软错误率敏感的关键区域包裹起来,以提高100倍的可靠性,这对于汽车、工业、通信、数据中心和航空航天领域都十分重要。

推新品,降门槛

在Nexus平台上,莱迪斯推出的第一款产品就是CrossLink-NX™。此款全新FPGA为开发人员提供了构建通信、计算、工业、汽车和消费电子系统的创新嵌入式视觉和AI解决方案时所需的低功耗、小尺寸、可靠性和高性能特性。

除了以上提到的Nexus平台带来的100倍可靠性提升,和与同类FPGA相比的75%功耗降低,CrossLink-NX还拥有以下三个特性使其性能大幅提升:

支持高速I/O——CrossLink-NX FPGA支持各种高速I/O(包括MIPI、PCIe和DDR3存储器),非常适合嵌入式视觉应用

瞬时启动——某些应用不允许系统启动时间过长,例如工业马达控制。为了满足这类应用需求,CrossLink-NX可以在3毫秒内实现超快速的I/O配置,在不到15毫秒内完成全部器件配置

高内存与逻辑比——为了在网络边缘设备上高效地支持AI推理,CrossLink-NX平均每个逻辑单元有170 bit存储空间,拥有同类产品中最高的存储与逻辑比,性能是上一代产品的2倍

尺寸方面,首款CrossLink-NX器件的尺寸仅为6 x 6 mm,比同类FPGA小十倍之多,能够更好地支持客户减小系统尺寸。

在平台化模式下,CrossLink-NX拥有NX-17和NX-40两个成员,通过数据对比可以看到,更小的NX-17反而拥有更大的RAM块。陈英仁解释道,由于NX-17的I/O比较少,外接比较不容易,但又需要做一些AI处理。在这种情况下如果外接DDR的话将意味着成本增加和延迟升高,所以莱迪斯给NX-17配置了更大的RAM块。

图片来源: 莱迪思半导体

而对于相对较大的NX-40,它拥有足够的I/O去外接DDR3,一些比较复杂的处理靠内嵌存储器是不够的,如果把大的存储器放到芯片里面又十分昂贵,这时候外接存储器就成了最佳选择,所以能够外接的情况下内置RAM块就不需要太大。

最后,在软件工具和IP方面,为了降低设计门槛,莱迪斯还推出了最新版本的FPGA软件设计工具Lattice Radiant™2.0。除了增加了对新的CrossLink-NX™ FPGA系列之类的更高密度器件的支持之外,更新的设计工具还提供了新的功能,加速和简化了基于莱迪思FPGA的设计开发。

据了解,Radiant 2.0包括片上调试工具,允许用户实时进行错误修复。调试功能使开发人员可以在其代码中插入虚拟开关或LED来确认功能的可行性。该工具还允许用户更改硬核IP的设置以测试不同的工作模式。

Radiant 2.0通过改进的时序分析,能够提供更准确的走线和布线规划以及时钟时序,从而避免设计拥塞和散热问题。Radiant 2.0中的工程变更单(ECO)编辑器还能够使开发人员可以对完成的设计进行增量更改,而无需重新编译整个FPGA数据库。

另外,Radiant 2.0还包含同步开关输出(SSO)计算器,它能够分析单个引脚的信号完整性,以确保其性能不会因靠近另一个引脚而受到影响。

值得一提的是,CrossLink-NX最初计划于2020年上市,但如今莱迪斯提前发布了该产品,并已向部分客户提供了器件样品。

陈英仁告诉集微网记者,产品能够提前推出主要是因为新的领导层给公司带来了新气象,也就是更专注而带来的执行力提升,所谓专注力就是避免被市场上的噪音干扰,不再一味的追逐消费电子市场,而是回归FPGA的本质,去解决一些依然存在的疑难杂症,去满足那些少量多样的应用需求。

“FPGA市场很大,埋头在高端市场竞争的另2家企业似乎已经放弃了中端市场,莱迪斯则会拥抱这一市场,并专注其中,这样才能明确如何才能推出差异化的产品。”陈英仁最后如此说道。


关键字:FPGA 编辑:北极风 引用地址:http://news.eeworld.com.cn/xfdz/ic482665.html 本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:注资5000万元,华为成立云计算公司
下一篇:SKC半导体设备再生制造项目落户无锡加速国内布局

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

深维科技荣获北航全球创新创业大赛二等奖
2019年12月底,第三届北航全球创新创业大赛总决赛在京举行。经过初赛、复赛的激烈对决和层层选拔,深维科技参赛项目“超高性能数据中心FPGA异构计算加速解决方案”从百余项参赛项目中脱颖而出,荣获本次全球创新创业大赛二等奖 。 图:深维科技荣获北航全球创新创业大赛二等奖,公司CEO樊平(左三)上台领奖 深维科技超高性能数据中心FPGA异构计算加速解决方案是在目前最高效的谷歌WebP压缩技术上,基于FPGA异构基础开发出了ThunderImage JPEG2WEP转码方案,以Baseline(一种M4模式)为例,ThunderImage JPEG2WebP的业务处理能力相当于10倍的CPU(E5-2680v4
发表于 2020-01-10
深维科技荣获北航全球创新创业大赛二等奖
QuickLogic在CES上展示应用在消费领域的边缘AI
QuickLogic是超低功耗多核语音SoC,嵌入式FPGA IP和终端AI解决方案的开发商,在CES上,该公司将展示基于AI的语音控制的物联网终端,音频和可穿戴应用,采用其EOS S3语音和传感器处理平台。产品,演示和显示包括始终在线的语音,始终在线的声音和传感器处理,SensiML Analytics开发工具和OEM产品。EOS S3语音和传感器处理平台支持唤醒字听功能,其功耗仅为其他基于MCU设备的十分之一,应用包括Amazon Alexa的TWS耳塞,消费电子产品,远程控制,可穿戴设备和智能手机等。此外,结合英飞凌集成的Alarm系统,QuickLogic将演示新的支持AI的消费物联网案例。SensiML
发表于 2020-01-07
示波器的内部结构以及FPGA在示波器中的作用
背景示波器是我们在物理试验、电路硬件调试、智能硬件开发等领域都能见到的一种仪器,就像是医生的听诊器,作为硬件研发工程师都要用的溜溜的。那么,里面到底是怎么样的一种构造呢?比较好奇的玩家可能已经想把实验室的示波器给拆开看看了,今天小编来满足一下比较好奇的小伙伴们,我们来一起看一下一款数字荧光示波器的内部构造。今天拆的是Uni-T Ultra Phosphor UPO2104CS型号的示波器,如图.1所示,我们打开后竟然在示波器了发现了Xilinx Spartan-6 FPGA。是不是瞬间感觉自己也能做一台示波器出来,同时好奇这FPGA在示波器中的作用是什么?接着往下看细节,此示波器中的Spartan-6 LX45 FPGA
发表于 2020-01-07
示波器的内部结构以及FPGA在示波器中的作用
使用SignalTap II逻辑分析仪调试FPGA
1 概述--- 随着FPGA容量的增大,FPGA的设计日益复杂,设计调试成为一个很繁重的任务。为了使得设计尽快投入市场,设计人员需要一种简易有效的测试工具,以尽可能的缩短测试时间。传统的逻辑分析仪在测试复杂的FPGA设计时,将会面临以下几点问题:1)缺少空余I/O引脚。设计中器件的选择依据设计规模而定,通常所选器件的I/O引脚数目和设计的需求是恰好匹配的。2)I/O引脚难以引出。设计者为减小电路板的面积,大都采用细间距工艺技术,在不改变PCB板布线的情况下引出I/O引脚非常困难。3)外接逻辑分析仪有改变FPGA设计中信号原来状态的可能,因此难以保证信号的正确性。4)传统的逻辑分析仪价格昂贵,将会加重设计方的经济负担。--- 伴随着
发表于 2019-12-27
使用SignalTap II逻辑分析仪调试FPGA
基于FPGA和AVR单片机的自动调谐系的设计
1 前言发射机是无线通信的重要设备之一,广泛应用于广播电视、移动通信、海洋运输及国防等领域。自动控制技术在无线通信发射领域正发挥着越来越重要的作用,发射设备的数字化逐渐趋于成熟。但是,大功率短波发射机比起中波、调频、电视发射机来说,具有变换工作频率频繁,倒频时间短;不能实现整机固态化,可靠性降低,故障率较高;工作频段范围宽,很难保证在全频段内任意频率稳定工作等特点;加之目前尚无接口标准对大功率短波发射台微机实时控制进行规范,给大功率短波发射台自动化带来困难。短波发射机的自动调谐技术正是在这种环境下产生的。本设计的自动调谐系统是基于FPGA和AVR单片机的,其调谐对象是功率为150kW,发射频率范围为3.9 26.1MHz
发表于 2019-12-26
基于FPGA和AVR单片机的自动调谐系的设计
基于FPGA的数字核脉冲分析器硬件设计解析
简单调理后,经单端转差分,由采样率为65 MHz的高速ADC 在FPGA 的控制下进行模/数转换,完成核脉冲的数字化,并通过数字核脉冲处理算法在FPGA内形成核能谱,核能谱数据可通过16 位并行接口传输至其他谱数据处理终端,也可通过LVDS/RS 485接口实现远程传输。特别需要注意的是,由于高速AD前置,调理电路应该满足宽带、高速,且电路参数能够动态调整的需要,以适应不同类型探测器输出的信号,从而更好地发挥数字化技术的优势。  3 具体硬件设计  3.1 前端电路  前端电路由单端转差分和高速ADC电路组成。差分电路由于其良好的抗共模干扰能力而应用广泛。由于调理电路输出的脉冲信号为单极性信号,若直接送入ADC,将损失一半的动态范围
发表于 2019-12-24
基于FPGA的数字核脉冲分析器硬件设计解析
小广播
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved