FPGA迎来硅片融合的“黄金时代”

发布者:haoying最新更新时间:2012-06-15 来源: 21ic关键字:FPGA  硅片融合 手机看文章 扫描二维码
随时随地手机看文章
   

从最初胶合逻辑发家,到不断集成微处理器、DSP、专用IP等,FPGA迎来了其硅片融合的“黄金时代”——不仅拓宽了应用领域,承担起信号处理和数据运算的重要功能,还蚕食了ASIC、DSP等的市场份额。FPGA的发展史就是将“融合进行到底”的过程。在未来几年,3D封装和Open CL等关键支撑技术将使其迈上新台阶。

融合以兼顾灵活性和效率

FPGA是硬件可编程的,可通过与其他功能模块融合兼顾灵活性和效率。

这一发展脉络是大势使然,英特尔的一份关于灵活性与效率的报告显示,通用处理器或通用芯片因可用软件编写程序实现不同应用,具有很高的灵活性,它的问题是功效较低。而专用芯片ASSP或ASIC是专门针对某一应用固化的硬件,不可编程,虽具有低成本、高效率,但灵活性差。报告得出的结论是在系统中要兼顾灵活性和功效,最好的方案就是处理器与专用硬件相融合。“由于FPGA是硬件可编程的,因而可通过与其他功能模块融合兼顾灵活性和效率。”Altera公司资深副总裁兼首席技术官Misha Burich对《中国电子报》记者介绍说,“如FPGA集成了处理器,将为FPGA带来软件编辑的灵活性。同时,如果把ASIC跟ASSP的一些特性加入到FPGA中,又可为系统带来更高的功效、更低的成本。通过硅片融合,FPGA厂商已可提供收发器、接口控制器、存储器、内部总线结构的硬件架构,从而不断拓宽应用空间。”而FPGA业另一巨头赛灵思(Xilinx)打造的“All Programmable”平台就是硅片融合的“结晶”,它可将3D堆叠硅片互联技术、ARM处理器、DSP、存储器和诸多IP核等集于一体。

而在融合时代,FPGA厂商有天然的优势。Misha Burich提到,FPGA厂商了解FPGA的架构,如果没有FPGA的积累,一些芯片厂商尽管可以去实现硅片融合,但他们只能做到在处理器上加入一些硬核IP,灵活性不高。

而在迎接硅片融合的时代,还需要厂商提供相应功能模块的支撑技术。Misha Burich就表示,Altera公司在这些方面都有相应的积累。比如集成处理器,可为客户提供自有的Nios 2软核处理器以及ARM处理器、MIPS、ColdFire处理器、Atom等。在ASIC方面,可提供HardCopy产品,能为客户提供嵌入式ASIC方案。在ASSP方面,Altera会提供解决方案,同时会有一些IP。在DSP部分,Altera可提供浮点运算、可变精度的DSP模块。

软件至关重要

FPGA厂商需要提供涵盖综合/仿真/时序分析、系统互联等在内的开发环境。

然而,硅片融合使FPGA产生的混合系统架构对于开发环境的要求也在走高,单单做芯片已经远远不够,更多更复杂的软件开发工作“如影随形”。“FPGA厂商需要提供涵盖综合/仿真/时序分析、系统互联、基于C语言的编程工具、DSP编程、嵌入式软件工具在内的开发环境。”Misha Burich指出。

为让客户能够高效地使用芯片,提高易用性和投入产出比,Altera公司也投入了巨大的力量。Misha Burich透露,公司有50%的员工在做软件开发,一部分自己开发,一部分会和第三方合作。针对如此复杂的混合系统开发环境,Altera公司已经练就了一一化解的“招数”。

Misha Burich介绍指出,在综合、方针及时序分析方面,有传统的QuartusII;在片上互连方面,有Qsys工具。在基于C语言的编程工具上,可通过C语言,用Open CL的编译器来对FPGA进行编程。Open CL(开放运算语言)是第一个面向异构系统通用目的并行编程的开放式免费标准,也是一个统一的编程环境。在DSP编程方面,通过与The MathWorks合作,可以通过SoPC Builder下的DSP Builder提供给客户。同时在嵌入式的软件工具及OS支持方面,由于Altera有最强大的处理器组合,可通过他们的第三方开发工具,获得对FPGA的开发支持。

为让客户能够充分利用全新“All Programmable”器件的系统集成能力,赛灵思也倾力打造了全新Vivado设计套件。赛灵思全球高级副总裁兼亚太区执行总裁汤立人表示,Vivado设计套件不仅能加速可编程逻辑和IO的设计速度,还突破了可编程系统集成度和速度两方面的重大瓶颈,将设计生产力提高到同类竞争开发环境的4倍。[page]

   

3D封装成关键支撑技术

FPGA融合架构的演进还将持续,3D封装和Open CL将是关键支撑技术。

未来几年,FPGA融合架构的演进还在持续,而这需硬件和软件的“鼎力相助”。Misha Burich指出,3D封装和Open CL将是关键支撑技术。

日前,Altera宣布采用TSMC的CoWoS(基底晶圆芯片生产)技术,开发出全球首颗能够整合多元化技术的3D IC测试芯片。Misha Burich表示:“此项创新将模拟、逻辑及内存等各种不同芯片技术堆栈于单一芯片上组合而成,极大地提高了系统性能,在更小封装的基础上大幅降低系统功耗和成本。”

赛灵思也于日前宣布正式发货全球首款3D异构All Programmable产品Virtex-7 H580T FPGA ,可提供多达16个28Gbps收发器和72个13.1Gbps收发器,也是唯一能满足关键Nx100G和400G线路卡应用功能要求的单芯片解决方案。

但Misha Burich同时指出,3D封装技术比硅片融合更深入,它把不同的技术或者不同的管芯封装在一个系统中,而硅片融合其实是把不同的技术放在一个管芯上。3D技术还面临复杂度、散热、成本和良率等问题,真正普及还需要时间。

而在利用OpenCL编程FPGA方面,Misha Burich称Altera已开发出一款处于原型阶段的软件工具,它能在FPGA上完成获取OpenCL代码、编译等工作,且具有足够好的性能,可加快产品上市。

   

关键字:FPGA  硅片融合 引用地址:FPGA迎来硅片融合的“黄金时代”

上一篇:Microsemi否认其FPGA预留后门存在安全漏洞
下一篇:基于C语言在FPGA上实现DSP的解决方案

推荐阅读最新更新时间:2024-05-02 22:07

为功耗敏感应用选择最佳的低功耗、低成本FPGA
功耗敏感应用的设计人员如今面对前所未有严格的系统总体功耗限制、规范和标准。与此同时,这类应用所要求的功能、性能和复杂度正不断增加,但却不能以增加电池消耗和成本作为代价。对大多数工程决定来说,确定最佳的器件取决于功耗、性能、逻辑和I/O数量方面的设计约束。由于基于Flash的非易失性FPGA不需要数百万耗电的SRAM配置数据存储单元,其静态功耗较之于基于SRAM的解决方案低很多,因而成为功耗敏感应用的理想器件。 可选的解决方案 以前,大多数设计人员依赖ASIC来满足设计中的低功耗约束,而不是采用FPGA。由于开发周期较长、NRE高、缺乏应对标准变化及后期设计修改灵活性差,采用硬连线的ASIC风险较高,对产品生命周期较
[嵌入式]
竞争激烈的SoC(片上系统)市场
  SoC市场在扩大,国内外厂商采取了不同的方法争夺市场,但依然存在一些亟需解决的问题。   当前,无论在国内国外,SoC设计领域都已展开激烈竞争。SoC按实现技术可分为三类: 一类是CSoC,以学术研究机构为主导,注重体系结构探索性工作; 另一类是SoPC,以FPGA厂商和科研机构为主导,适合多品种少批量产品开发; 第三类是ASIC SoC,以微处理器和芯片设计公司为主导,追求良好的性价比,适合大批量规模生产; 其他如PSoC等均可归入SoPC类。   伴随后PC时代的到来,信息家电的迅猛发展,这些对芯片提出了更高的要求,SoC的应用市场也随之扩大。SoC的主要应用领域有计算机类、通信类、消费类、工控类、交通运输类。计算机类
[焦点新闻]
利用Virtex-5 FPGA 降低功耗
全球首款65纳米 FPGA在不影响性能的同时实现最低功耗 作者:Derek Curd Xilinx公司高级产品部 高级应用工程师 VirtexTM-5 系列产品的推出,使得 Xilinx 公司再一次成为向 FPGA 客户提供新技术和能力的主导力量。过渡至 65 纳米工艺的 FPGA 具备采用更小尺寸工艺所带来的传统优势:低成本、高性能和更强的逻辑能力。尽管这些优势能够为高级系统设计带来激动人心的机会,但65纳米工艺节点本身也带来了新的挑战。 例如,在为产品选择 FPGA 时,功耗的考虑变得越来越重要。很可能下一代设计会需要在功耗预算不变(或更小)的情况下,集成更多的特性和实现更高的性能。 在本文中,我将分析功耗降低所带来的
[应用]
基于FPGA的多通道串行A/D转换器的控制器设计
1 引言   随着现代电子技术的应用和发展,越来越多的电子应用由 模拟 系统向数字系统转变,而A/D 转换器 为模拟系统和数字系统的界面,承担着模拟信号转变为数字信号的任务,在一些多路信号采集系统和实时数字信号处理系统中,A/D转换的多路扩展、高精度、低成本、实时性显得越来越重要。在一般信号采集系统中,由单片机或微控制器对高精度A/D转换器进行控制,通常采用软件模拟A/D转换器时序的方法。因此增加了CPU的负担,降低了CPU的工作效率,在多片A/D转换器多通道扩展应用中,降低了信号采集的实时性。   现场可编程门阵列FPGA(Field ProgrammableGate Array)是20世纪80年代中期在PAL,GA
[嵌入式]
基于<font color='red'>FPGA</font>的多通道串行A/D转换器的控制器设计
红色飓风FPGA高级技术研讨会--高速系统互连专题
高速千兆位互连必然会成为今后芯片间 (chip-to-chip) 、电路板间 (board-to-board) 或设备间 (box-to-box) 通信的发展方向。同时,随着芯片因工艺的提升而进一步缩小,在芯片中能有效地实现可以作为高速串行干线连接网关的高速串行解串器 (SERDEs) 和驱动器。 FPGA 将成为快速验证、采纳某种标准和将最新的串行互连协议生产化及实用化的可编程平台。 本次技术研讨会将以 PCI- Express 技术为核心,讨论高速系统互连的实现方法。威视锐科技旗下品牌“红色飓风” FPGA 开发板以及 XILINX 授权代理 - 科通数字技术的一线工程师将与大家共同分享高速总线
[嵌入式]
GPU/FPGA和CPU有什么关系
作为NVIDIA全球GTC大会中最重要的一站之一,GTC China于9月26日正式登陆北京。本次大会,教主黄仁勋奉上了一场题为“一个全新的计算时代(A NEW COMPUTING ERA)”的主题演讲,并正式发布了首款可编程推理加速平台NVIDIA TensorRT 3、自动驾驶开放平台NVIDIA DRIVE、首款自主机器处理器Xavier。同时,他宣布与阿里、腾讯、百度中国三大云服务提供商达成合作协议,为后者提供人工智能GPU芯片。主题大会结束后,教主黄仁勋参加了媒体的见面会,接受了媒体采访。   自主机器要解决三个方面的问题 黄仁勋认为,对于自主机器或者机器人而言,必须要解决三大方面的根本问题。首先要解决的是为自
[嵌入式]
如何创建FPGA控制的机器人手臂?
技术处于 4.0、和边缘革命的前沿。让我们看看如何创建 控制的机器人手臂。 介绍 机器人技术与人工智能和一起处于工业 4.0 和边缘革命的最前沿。 因此,我认为创建一个基础机器人手臂项目会很有趣,我们可以回过头来添加几个功能,例如: 逆运动学 - 确定末端执行器的位置。 / ML - 操作期间的对象分类。 控制——实现边缘远程控制。 此示例将使用一个机器人手臂,该机器人手臂在 Zynq SoC 的控制六个伺服系统。可以使用简单的软件界面或使用两个进行直接控制。 伺服控制 我们需要做的第一件事是弄清楚如何控制伺服位置。是最简单的驱动电机之一,也是机器人技术的理想选择,因为只要我们保持相同的驱动,它们就能保持相对位置。 那么伺
[机器人]
FPGA技术实现模拟雷达信号
前言 FPGA(现场可编程门阵列)是由掩膜可编程门阵列和PLD(可编程逻辑器件)演变而来的,并将二者的特性结合在一起,使FPGA既有掩膜可编程门阵列的高逻辑密度和通用性,又有PLD的可编程特性。FPAG技术的发展使得单个芯片上集成的逻辑门数越来越多,能实现的功能越来越复杂。它以编程方便、集成度高、速度快等特点受到电子设计人员的青睐。人们可以通过硬件编程的方法设计和开发ASIC(专用集成电路)芯片,极大地提高芯片的研制效率、降低开发费用。 通过应用FPGA技术,较好地为“某型雷达告警设备”的配套检测仪器实现了模拟雷达信号发生器ASIC芯片的设计,该芯片能够提供“某型雷达告警设备”测试过程中所需的多种典型的重频脉冲及制导信号等
[应用]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved