Arm宣布基于台积公司22纳米ULP技术的Arm POP IP受联咏科技(Novatek)采用,结合Arm big.LITTLE架构的核心优势,为数字电视市场的芯片发展开创全新局面。
当前,电视系统正迈入革命性的新时代。更高分辨率的视频、全面扩展的服务以及全新的AI驱动功能,将带动用户需求的提升与设备数量的增长。这让终端消费者为之振奋,但同时也为SoC芯片设计人员带来巨大的挑战。要在电视系统中增加上述功能,意味着芯片的复杂度也随之增加,因此工程团队不仅要努力在成本与功能之间找到平衡点,还需提供出色的用户体验,并缩短产品的上市时间。
Arm的合作伙伴联咏科技致力于提供种类众多的显示驱动IC以及多媒体SoC芯片。为满足4K数字电视系统日趋复杂的需求,联咏科技率先引入基于台积电22纳米超低功耗(Ultra Low Power,ULP)制程的Arm Artisan物理IP ,并完成数字电视SoC芯片的设计流片,在业内实现了零的突破。
这一里程碑成就彰显了Arm与联咏科技之间长期稳定的伙伴关系。联咏科技拥有应用Arm内核以及Arm Artisan物理IP的丰富经验,并开发了多代SoC芯片,涵盖从40纳米到22纳米的多个制程,为数字电视市场提供了众多领先的产品。针对未来市场,联咏科技下一款SoC将结合POP IP与Arm内核的各项优势,并采用big.LITTLE架构,进一步扩展其在数字电视市场的竞争优势。
运用POP IP让SoC设计更加简易
台积公司的22纳米超低功耗 (ULP) 与超低漏电 (Ultra Low Leakage,ULL) 技术提供优化且简化的迁移路径,衔接台积公司28HPC+制程。此外,SoC芯片设计团队还能一次跨越多个制程,包括从40纳米或55纳米制程直接跨入到这两种台积公司22纳米制程。
2018年5月,Arm 宣布与台积公司携手,开发22纳米ULP与ULL平台,其中包括晶圆厂支持开发的内存编译器。此外,对这些编译器形成补充的还包括配有电源管理套件的超高密度与高性能的标准单元库(standard cell libraries),以及用于优化漏电功率的厚栅氧化单元(Thick Gate-Oxide Library)。再加上General Purpose I/O (GPIO)通用I/O解决方案,为用户构建了一个完整的基础IP方案。
联咏科技迅速地发挥了这项全新技术机会的优势,运用台积公司22纳米ULP制程的POP IP,获得顶尖功耗、性能以及面积(PPA)组合的Arm CPU内核,并制程生产出首款采用22纳米技术的4K 数字电视SoC。
联咏科技SOC事业群总经理张忠恒(J. H. Chang)表示:“多年来,与Arm的合作伙伴关系使我们能够将真正创新的SoC带入日益增长且竞争激烈的4K电视市场。Arm完整的实施解决方案推动了围绕Arm CPU内核打造顶尖的PPA组合。通过开发定制化内存实例与参考流程方法,并配合我们采用的电子设计自动化(EDA)设计流程,Arm的POP IP让我们以最快的速度将产品推向市场。”
数字电视市场当前的主要焦点是提升用户体验,这也使得4K电视设计中所采用的SoC芯片,无可避免地面临面积更大且更复杂的挑战。Arm的big.LITTLE 架构结合 Arm POP IP 让设计团队在性能、功耗以及成本之间取得平衡,从而为客户提供最佳的解决方案。这种模式以及合作不仅简化设计流程,还能加快产品上市时间。此外,包括像联咏科技在内的合作伙伴,可以通过POP驻地团队 (POP Landing Team),免费获得Arm的现场支持,缩短作业完成时间,使其设计成品更快投入市场。
关键字:Arm 电视芯片
引用地址:
Arm 力助联咏科技推进数字电视芯片
推荐阅读最新更新时间:2024-03-30 23:58
ARM函数调用过程分析
1.ARM的栈帧 先来看看ARM的栈帧布局图: 上图描述的是ARM的栈帧布局方式,main stack frame为调用函数的栈帧,func1 stack frame为当前函数(被调用者)的栈帧,栈底在高地址,栈向下增长。图中FP就是栈基址,它指向函数的栈帧起始地址;SP则是函数的栈指针,它指向栈顶的位置。ARM压栈的顺序很是规矩,依次为当前函数指针PC、返回指针LR、栈指针SP、栈基址FP、传入参数个数及指针、本地变量和临时变量。如果函数准备调用另一个函数,跳转之前临时变量区先要保存另一个函数的参数。 ARM也可以用栈基址和栈指针明确标示栈帧的位置,栈指针SP一直移动,相比于x86,ARM更为鲜明的特点是,
[单片机]
基于ARM9内核Processor外部NAND FLASH的控制实现
1 NAND FLASH NAND写回速度快、芯片面积小,特别是大容量使其优势明显。页是NAND中的基本存贮单元,一页一般为512 B(也有2 kB每页的large page NAND FLASH),多个页面组成块。不同存储器内的块内页面数不尽相同,通常以16页或32页比较常见。块容量计算公式比较简单,就是页面容量与块内页面数的乘积。根据FLASH Memory容量大小,不同存储器中的块、页大小可能不同,块内页面数也不同。例如:8 MB存储器,页大小常为512 B、块大小为8 kB,块内页面数为16。而2 MB的存储器的页大小为256 B、块大小为4 kB,块内页面数也是16。NAND存储器由多个块串行排列组成。实际上,NAND
[缓冲存储]
新唐以ARM Cortex-M0核心MCU 芯片拿下微软大单
业界盛传微软新一代游戏机 XBOX720 及体感设备 Kinect 2.0 即将亮相在本月25日登场的全球游戏界年度盛事 GDC(Game Developers Conference),而微控制器(MCU)厂新唐传出打败竞争对手恩智浦(NXP),独家取得微软 XBOX720 Kinect 2.0 的 MCU 大订单。
新唐 2 月营收 5.22 亿新台币,月减率仅 3.3%,显示接单开始进入旺季,3 月后营收将进入高成长期,第一季淡季不淡,法人预估首季营收将与去年第四季的 16.02 亿新台币相当,第二季因旺季加上新单挹注,单季营收将快速拉升逾 23~24 亿新台币,季成长率 4~5 成。
新唐 2010 年时以 32 位
[单片机]
ARM常用的伪指令
1、 AREA AREA 伪指令用于定义一个代码段或数据段。 语法格式: AREA 段名 属性 1 ,属性 2 ,…… 其中,段名若以数字开头,则该段名需用 “ | ” 括起来,如 |1_test| 。 属性字段表示该代码段(或数据段)的相关属性,多个属性用逗号分隔。常用的属性如下: — CODE 属性:用于定义代码段,默认为 READONLY 。 — DATA 属性:用于定义数据段,默认为 READWRITE 。 — READONLY 属性:指定本段为只读,代码段默认为 READONLY 。 — READWRITE 属性:指定本段为可读可写,数据段的默认属性为 READWRITE
[单片机]
十五.ARM裸机学习之I2C通信详解
常用的串行总线协议: 常用的微机与外设之间进行数据传输的串行总线主要有I2C总线、SPI总线和SCI总线。 其中I2C总线以同步串行2线方式进行通信(一条时钟线,一条数据线)。 SPI总线则以同步串行3线方式进行通信(一条时钟线,一条数据输入线,一条数据输出线)。 SCI总线是以异步方式进行通信(一条数据输入线,一条数据输出线)。 1-wire,即单线总线,又叫单总线。例如DS18B20温度传感器就是用的这种总线结构. 我们这里重点详解下I2C串行总线,我们这里以数据手册的IIC时序图为例讲起,看不懂时序图的小伙伴必须补上来了. 一.I2C串行总线的组成及工作原理. 1.I2C总线是PHLIPS公司推出的一种串行总线,它只
[单片机]
称霸智能电视芯片 MStar晨星半导体前世今生
关注智能手机的朋友对MStar(晨星半导体)都不会陌生,作为当下很多热门互联网电视的标配,MStar在电视芯片领域的声势无人可比。MStar(晨星半导体)成立于2002年,总部位于台湾新竹科技园。MStar曾经挑战显示器芯片市占率超过六成的市场龙头捷尼(Genesis Microchip),也曾在技术上杠上当时资本额大它近20倍的瑞昱半导体;接着,它夺下联发科电视芯片的宝座;如今,这些领域它都已成为当之无愧的第一。
2012年,在MStar逐渐威胁到联发科手机芯片时,MTK联发科终于出手将其收购。MStar旗下的智能手机芯片和其他与无线通信有关的业务并入到联发科,由联发科主攻手机晶片。MStar的重心回到电视晶
[家用电子]
arm linux 下中断流程简要分析中断处理流程
三 响应中断 首先在分析源码之前,让我们了解一些原理性的东西, 我们都知道在处理中断要保存当前现场状态,然后才能处理中断,处理完之后还要把现场状态恢复过来才能返回到被中断的地方继续执行,这里要说明的是在指令跳转到中断向量的地方开始执行之前,CPU帮我们做了哪些事情: R14_irq = 要执行的下条指令地址 + 4 //这里的下条指令是相对于被中断指令的下条。即返回地址 SPSR_irq = CPSR //保存的现场状态,r0到r12要由我们软件来保存(如果需要的话)。 CPSR = 0b10010 //进入中断模式 CPSR = 0 //在ARM模式下执行(不是Thumb下) CPSR
[单片机]
ARM公司发布“Osprey”A9内核竞争Atom
处理器知识产权许可商ARMHoldingsplc已经成功开发出双内核Cortex-A9处理器设计(被称为Osprey)的两个实现。 Osprey是40nm硬宏处理器,能够达到2GHz的时钟频率,是ARM公司开发的最高性能内核之一。该设计看起来非常类似TI公司有望在今年秋季出样的OMAP-4芯片,它将两个ARMCortexA9内核集成在单个IntelAtom内核空间范围内(参见三星、Intrinsity公司将ARM提升到GHz速率)。 Osprey至少在Intel改变其制造工艺之前会是Atom的有力竞争对手。它采用硬宏的形式,设计使用台湾台积电(TSMC)的40G40nm制造工艺技术制造。
[嵌入式]