信号完整性基础系列之十一——理解力科SDA的三种抖动分解

发布者:神光骑士最新更新时间:2015-10-28 来源: eefocus关键字:信号完整性  SDA  分解方法 手机看文章 扫描二维码
随时随地手机看文章
在通讯和PC行业,高速串行信号越来越普及,在使用示波器测量和分析这类信号时,通常要求测量总体抖动(Total jitter,简称Tj)和固有抖动(Deterministic jitter,简称Dj),验证是否满足相关规范的要求。

在 力科SDA系列示波器中使用了“Normalized Q-Scale method”(简称NQ-Scale方法)来求解Tj。而Tj分解为固有抖动Dj和随机抖动Rj时,力科SDA提供了三种抖动分解方法,分别为 Conventional、effective、MJSQ,如下图所示。

     

   图一:力科SDA的三种抖动分解方法 

MJSQ方法在Fibre Channel规范已有定义(MJSQ代表Methodologies for jitter and signal quality specification),这种方法在串行数据的抖动分析中被广泛使用。在MJSQ文档中,Tj是某一测量样本数量下的TIE抖动的峰峰值,由Rj和 Dj组成,Dj是有边界的,而Rj是没有边界的,其概率密度函数满足高斯分布。Tj的直方图使用dual-Dirac来建模。Dual-Dirac模型是 由两个满足高斯分布的脉冲组成,左右两个脉冲的均值为μL和μR,两个脉冲的标准偏差都等于σ,Dj = μR - μL,Rj = σ, Tj@BER-12 = 14 * Rj + Dj。如下图二所示。
     

  

 图二:Dual-driac模型与MJSQ方法示意图  

力科SDA中的MJSQ方法直接处理PDF概率密度函数,使 用两个高斯分布的曲线分别拟合TIE直方图的左右两边的尾部,调节高斯曲线的标准偏差让曲线能尽量拟合TIE直方图的尾部。 力科SDA的MJSQ分解方法基于传统的MJSQ方法进行了革新,两个高斯分布的均值可以是不以Y轴对称的,标准偏差也可以是不相等的。拟合的两个高斯曲 线的均值之差为Dj,标准偏差的平均值为Rj。

 Effective方法是直接对浴盆曲线(bathtub curve)进行分析,将Tj分解为Dj和Rj。这种方法与误码率测试仪(BERT)的方法相同。在使用NQ-Scale方法得到不同BER下的Tj后, 由于Tj = Dj + α×Rj,在不同BER下的系数α是已知,可以推算出不同BER下的Dj和Rj。如右图所示,BER=10e-12时α=14.069,BER=10e- 10时α=12.723。

由于effective方法求解Dj和Rj与BERT相似,所以使用这种方法的计算结果可以与BERT的进行对比。另外,effective方法求解的Dj和Rj与MJSQ方法的非常相似。


        图三:力科SDA中effective方法分解Tj 

Conventional 方法先计算Dj中的周期性抖动Pj(periodic jitter)、数据相关性抖动DDj(data dependent jitter)和占空比失真DCD(duty cycle distortion),然后Dj = DDj + Pj,Rj = (Tj – Dj) / 14。 在下图四的流程图中描绘了DDj、Pj、Tj、Rj的分析流程。


        图四:力科SDA中Conventional方法分解Tj 

在 conventional方法中,首先计算出每个数据边沿和参考时钟的偏差,即TIE,把TIE抖动随时间变化的趋势描绘为一条曲线(即TIE track,又称TIE trend),对TIE追踪曲线做快速傅立叶变换(FFT),得到TIE抖动的频谱,通常周期性抖动Pj和DDj是TIE频谱中的峰值部分,随机抖动Rj 是TIE频谱中的底部,其频谱范围非常宽。将代表Pj的抖动频谱部分做反向傅立叶变换IFFT,可以得到各个频点贡献多大的抖动值,如下图五所示,在测试 结果的左下角对各个频率贡献的Pj;函数F1是对TIE trend作FFT运算,即TIE抖动的频谱,在F1中的峰值点即为周期性抖动,在图五中用cursor测量结果为350kHz,与左下角的Pj breakdown菜单的分析结果吻合。[page]


        图五:力科SDA中Pj的分析

DDj的计算有两种方法,一种是Synchronous N cycle plot方法,另一种是ISI plot方法。

 当捕获的信号的数据码流是重复的,使用Synchronous N cycle plot方法,如下图六所示,

理 想情况下,数据pattern的每个边沿的平均位置μ应该在bit interval的整数倍上,由于通道的非线性以及上升下降时间的不平衡,该平均位置μ(均值)与理想位置e存在时间差,这种抖动是与数据的码型相关的, 记录下一个pattern中每个边沿的时间差offset= e-μ。其中的最大值减去最小值即为DDj抖动的峰峰值。

图六:Synchronous N cycle plot方法计算DDj
        在 下图七中记录了某伪随机码PRBS7的SnCycle图,即127个bit中每个边沿的DDj(offset= e-μ)的变化趋势图。相邻两个边沿之间如果存在连续的0或者1(即没有跳变位),则采用线性插值连接offset与offset。测量该DDj随着 bit位的变化的曲线的峰峰值即可得到DDj的峰峰值。


        图七:Synchronous N cycle plot方法计算DDj

当 捕获的数据信号的码流是不重复时,使用ISI plot方法来计算DDj。由于码间干扰ISI是由于连接TX到RX的信道对码型不同的信号产生不同的影响,在力科SDA中,首先构建选定长度为N个 bit信号,帧长度为N个bit的信号可以有2个组合。从串行数据流中找出同种bit组合的信号,平均运算以去除随机抖动,然后把平均后的各种组合的码型 叠加在一起,可以测量到码型相关抖动DDj。在下图八中,N=5,在左图中可以看到,从串行数 

 
        图八:力科SDA中ISI Plot方法分析DDJ   

据码流中选取“00010”和“11110”,取平均运算后,叠加到ISI图中,可以清晰观察到两个码型导致的抖动。在右上图为串行数据的眼图,右下图为六种不同码型叠加的ISI图,前者的轮廓与后者完全一致,而后者在加入随机抖动后与前者很接近。

三种计算方法的比较:

Conventional 方法可以计算出DDj、Pj、DCD、ISI,可以计算出Pj的来自于哪些频率,对于串行信号的分析和调试非常实用。Effective和MJSQ方法只 能得到Tj、Dj和Rj,不能把Dj进一步分解。Effective方法采用与BERT相似的方法来计算Dj和Rj,测量结果可以与BERT做对比。

注: 在三种方法的示意图中都可以看到Tj是用TIE直方图的尾部外插值后推算出来的,在抖动测试仪器行业中,对于直方图尾部拟合且外插值有几种算法。 力科SDA使用了NQ-Scale方法来对TIE直方图的尾部进行拟合和外插值运算,在另一篇文章中将介绍NQ-Scale方法。

 参考文献
        1, Understanding the Choices for Jitter Calculation Method, LeCroy Application Brief
        2, A Comparison of Methods for Estimating Total Jitter Concerning Precision, Accuracy and Robustness, Martin Miller Ph.D., Michael Schnecker, DesignCon2007.
        3, Fibre Channel – Method Jitter and Signal Quality Specification – MJSQ, T11.2/Project 1315-DT/Rev 14.1, June 5, 2005.

关键字:信号完整性  SDA  分解方法 引用地址:信号完整性基础系列之十一——理解力科SDA的三种抖动分解

上一篇:信号完整性系列之十七—— 基于误码率的眼图测试,ISOBER
下一篇:串行数据一致性测试的若干技术要点

推荐阅读最新更新时间:2024-03-30 23:07

可实现更好信号完整性的差分晶圆探测解决方案
  安捷伦科技公司日前宣布推出 12 GHz 差分晶圆探测解决方案。该细线探针是一个高保真度、宽带宽解决方案,允许研发和测试工程师使用示波器对高速有源集成电路进行调试和测试。      N2884A InfiniiMax 差分细线探针使用了安捷伦的低成本 ZIF 探头技术,能够在整个 12 GHz 带宽范围内提供平坦的频率响应。该探针能够消除由于带内谐振而带来的探头的失真和负载影响。N2884A 测量被测件上与相邻本地接地(或其他节点)之间电压的关系,其他解决方案则测量与某些远离探测点的接地之间电压的关系。N2884A 采用的技术可以在测量中更好地抑制共模噪声并提供出色的信号完整性,从而使工程师在调试高速器件设计时可以排除干扰,更好
[测试测量]
信号完整性分析基础之十——串行数据测试的总体抖动算法
在高速串行数据的测试中,抖动的测试非常重要。在串行数据的抖动测试中,抖动定义为信号的边沿与其参考时钟之间的偏差。对于抖动测量值的量化,通常有抖动的峰峰值和有效值这两个参数。不过,抖动的峰峰值随着测量时间的增加,测量值不断变大,不能将抖动值与误码率直接联系起来,所以对于抖动测试,抖动的峰峰值并不是一个理想的指标来很衡量器件和系统的性能。 总体抖动(Total Jitter,简称Tj)为某误码率(Bit Error Ratio,简称BER)下抖动的峰峰值,在很多串行数据的规范中通常需要测量误码率为10e-12的Tj,简写为 Tj@BER=10e-12 。对于BER小于10e-8的Tj的测量,通常只有误码率测试仪BERT可以直接测量到。
[测试测量]
<font color='red'>信号完整性</font>分析基础之十——串行数据测试的总体抖动算法
高速电路设计和信号完整性分析
    摘要: 高速电路设计对PCB设计都提出了新的要求和挑战,高速电路中的信号完整性问题变得越来越突出,传统的设计方法已经不能适应,利用IBIS模型进行信号完整性分析正是为了迎接这种挑战而提出的新方法。介绍了IBIS模型的构成要素、基本的建模原理,以及利用IBIS模型进行信号完整性分析及其在高速电路设计中的应用,最后用一个实例讲述了分析的具体步骤和过程。     关键词: PCB IBIS EDA调整电路设计 信号完整性 随着技术的进步,目前高速集成电路的信号切拘时间已经达到几百ps,时钟频率也可达到几百MHz如此高的边沿速率导致印刷电路板上的大量互连线产生低速电路中所没有的传输线效应,使信号产生失真,严重
[应用]
高速PCB设计中的常见问题及解决方法
随着器件工作频率越来越高,高速PCB设计所面临的信号完整性等问题成为传统设计的一个瓶颈,工程师在设计出完整的解决方案上面临越来越大的挑战。尽管有关的高速仿真工具和互连工具可以帮助设计设计师解决部分难题,但高速PCB设计中也更需要经验的不断积累及业界间的深入交流。   下面列举的是其中一些广受关注的问题。    布线拓朴对信号完整性的影响   当信号在高速PCB板上沿传输线传输时可能会产生信号完整性问题。意法半导体的网友tongyang问:对于一组总线(地址,数据,命令)驱动多达4、5个设备(FLASH、SDRAM等)的情况,在PCB布线时,是总线依次到达各设备,如先连到SDRAM,再到FLASH……还是总线呈星型分布,
[半导体设计/制造]
信号完整性基础系列之十一——力科SDA的三种抖动分解方法
在通讯和PC行业,高速串行信号越来越普及,在使用示波器测量和分析这类信号时,通常要求测量总体抖动(Total jitter,简称Tj)和固有抖动(Deterministic jitter,简称Dj),验证是否满足相关规范的要求。 在力科SDA系列示波器中使用了“Normalized Q-Scale method”(简称NQ-Scale方法)来求解Tj。而Tj分解为固有抖动Dj和随机抖动Rj时,力科SDA提供了三种抖动分解方法,分别为Conventional、effective、MJSQ,如下图所示。 图一:力科SDA的三种抖动分解方法 MJSQ方法在Fibre Channel规范已有定义(MJSQ代表Methodologie
[测试测量]
<font color='red'>信号完整性</font>基础系列之十一——力科<font color='red'>SDA</font>的三种抖动<font color='red'>分解</font><font color='red'>方法</font>
常用信号完整性的测试手段及其应用
信号完整性设 计在产品开发中越来越受到重视,而信号完整性的测试手段种类繁多,有频域,也有时域的,还有一些综合性的手段,比如误码测试。这些手段并非任何情况下都适 合使用,都存在这样那样的局限性,合适选用,可以做到事半功倍,避免走弯路。本文对各种测试手段进行介绍,并结合实际硬件开发活动说明如何选用,最后给出 了一个测试实例。 信号完整性的测试手段很多,涉及的仪器也很多,因此熟悉各种测试手段的特点,以及根据测试对象的特性和要求,选用适当的测试手段,对于选择方案、验证效果、解决问题等硬件开发活动,都能够大大提高效率,起到事半功倍的作用。 信号完整性的测试手段 信号完整性的测试手段主要可以分为三大类,如表1所示。表中列出了
[测试测量]
常用<font color='red'>信号完整性</font>的测试手段及其应用
高速视频处理系统中的信号完整性分析
深亚微米工艺在IC设计中的使用使得芯片的集成规模更大、体积越来越小、引脚数越来越多;由于近年来IC工艺的发展,使得其速度越来越高。从而,使得信号完整性问题引起电子设计者广泛关注。 在视频处理系统中,多维并行输入输出信号的频率一般都在百兆赫兹以上,而且对时序的要求也非常严格。本文以DSP图像处理系统为背景,对信号完整性进行准确的理论分析,对信号完整性涉及的典型问题 ——不确定状态、传输线效应、反射、串扰、地弹等进行深入研究,并且从实际系统入手,利用IS仿真软件寻找有效的途径,解决系统的信号完整性问题。 1 系统简介 为了提高算法效率,实时处理图像信息,本图像处理系统是基于DSP+FPGA结构设计的。系统由SAA7111A视频解
[测试测量]
小广播
添点儿料...
无论热点新闻、行业分析、技术干货……
最新测试测量文章
换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved