Cadence如何凭借Palladium Z1助力硬件开发-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

随着市场对芯片功能不同需求出现，以往半导体产业偏重硬件主导设计的趋势已开始转向以软件为主。分析师认为，随着半导体产业发展过程不断更新，软硬件合作或各自独立发展为自然常态，甚至可达到互相提携的结果。

据Semiconductor Engineering网站报道，在芯片与系统厂商内部软件工程师角色已愈加重要，在手机或平板芯片厂商内最为明显，其余在服务器、网络与物联网（IoT）等芯片厂商也出现同样情形。

2015年12月7日，Cadence（现已正式更名为楷登电子）正式推出 Cadence Palladium Z1 企业级硬件仿真加速平台。这是业内第一个数据中心级硬件仿真加速器，仿真处理能力是上一代产品的 5 倍，平均工作负载效率比最直接竞争对手高出 2.5 倍。

Palladium Z1 平台的推出，旨在凭借企业级的可靠性和可扩展性，充分满足市场对硬件仿真加速技术不断发展的需求。

Cadence的发展轨迹

两年前Cadence收购Tensilica，引得业界评论一度甚嚣尘上。对于很多人来说，要了解EDA公司已经很难了，但他们不同寻常的发展轨迹，使得各种揣测更是难上加难。

据了解，Cadence是一个专门从事电子设计自动化（EDA）的软件公司，由SDA Systems和ECAD两家公司于1988年兼并而成。是全球最大的电子设计技术(Electronic Design Technologies)、程序方案服务和设计服务供应商。其解决方案旨在提升和监控半导体、计算机系统、网络工程和电信设备、消费电子产品以及其它各类型电子产品的设计。

Cadence的产品涵盖了电子设计的整个流程，包括系统级设计，功能验证，IC综合及布局布线，模拟、混合信号及射频IC设计，全定制集成电路设计，IC物理验证，PCB设计和硬件仿真建模等。

Cadence 的IP业务成长很快，4年前，只是该领域很小的参与者。而现在，Cadence已经成为全球第四大IP供应商、全球最大的DSP IP供应商、处理器领域整体出货量排名第二的IP授权商，并且，在接口IP、存储器IP、验证IP等领域全方位布局，为客户提供丰富而完整的解决方案。

目前，Cadence覆盖更为广阔的IP领域，业务范围涵盖全面的设计IP和处理器IP，且正在图像处理、SerDes接口、DDR存储以及针对复杂SoC设计的验证IP方案等方面寻求突破。特别是在移动互联网领域，Tensilica处理器被广泛用于手机、平板、游戏和一些用传感器收集信息的小设备中。得益于在高容量移动市场领域的成功，Tensilica处理器内核一年的出货量已经超过20亿颗。

同时，在EDA工具方面，Cadence覆盖了从芯片级到板级再到系统级的工具平台。为了满足更复杂的SoC设计要求，Cadence近年来还推出了多款工具，它们能够紧密结合，提升数字化设计的效率。

Palladium Z1 平台

Palladium Z1助力硬件开发

Cadence 全球副总裁兼硬件与系统验证事业部总经理 Daryn Lau 表示，“作为系统开发套件中的一个支柱性产品， Palladium Z1 平台使得设计团队终于可以将硬件仿真加速器作为数据中心计算资源进行使用，而且和使用基于刀片服务器的计算工厂进行仿真毫无差别，进而可以进一步缩短规划时间，提高验证自动化，应对不断上升的验证压力，快速实现最终产品交付。”

Palladium Z1 企业级硬件仿真加速平台可以真正实现数据中心资源利用率最大化，采用基于机架的刀片式架构，提供企业级的高可靠性；占地面积缩小至 Palladium XP II 平台的 92%，但容量密度却达到 Palladium XP II 平台的 8 倍。

Palladium Z1 平台针对仿真资源利用率进行了专门优化，并且在运行时段提供了独有的虚拟外设重定位功能和有效资源自动分配功能，从而避免了重新编译。通过独一无二的海量并行处理器架构，Palladium Z1 平台的用户粒度优于最直接竞争对手 4 倍。

“对高级 SoC 设计而言，我们经常同时面临来自于各个项目的数以千记、规模各异的验证任务。”华为公司海思图灵处理器业务部副部长刁焱秋说到，“Palladium Z1 平台以其高可靠性成为满足我们要求的产品，该平台作为数据中心级计算资源，提供高级多用户功能，可以满足设计以400万门粒度扩展到数十亿门级，保证我们能够在最短的项目计划周期内实现系统验证功能。”

除此之外，Palladium Z1 平台还包括其他主要特性和优点：

每个仿真周期的功耗不到 Palladium XP II 平台的三分之一，其主要原因在于功率密度最高下降44%，平均系统利用率和并行用户数均提高 2.5 倍，作业排队周转时间大幅缩短，只有 Palladium XP II 平台的五分之一，单个工作站上的编译速度高达 1.4 亿门／小时，调试深度和上传速度都有大幅度提高。

利用独有的虚拟外设重定位功能对外部接口进行完全虚拟化。支持精确地远程访问实际和虚拟化外围设备，例如 Virtual JTAG。预集成的仿真开发套件适用于 USB 和 PCI-Express® 接口，具备建模准确、高性能和远程访问的功能。与具有验证虚拟机功能的数据库一起使用，可以实现多用户并行离线访问仿真运行数据。

业内通用性最高的平台，具有十几种使用模式，包括运行软件电路仿真、仿真加速并支持软件仿真和硬件仿真之间的热切换、使用 Cadence Joules RTL Power estimation进行动态功率分析、基于 IEEE 1801 和 Si2 CPF 的低功耗验证、门级加速和仿真以及比常用标准仿真提高50 倍性能的基于ARM SoC的操作系统启动。

与 Cadence 系统开发套件无缝集成：包括用于仿真加速的 Incisive 验证平台、用于验证规划和统一指标跟踪的Incisive vManager、用于高级硬件／软件调试的 Indago 调试分析仪和嵌入式软件应用程序、基于断言的加速验证 IP、基于 FPGA 的原型设计平台Protium（带通用编译器）以及用于多引擎系统用例测试的 Perspec系统验证器。

就目前的市场发展情况来看，更多、更大型的系统设计以及嵌入式软件的重要性不断提高，这意味着更多的公司需要进行硬件仿真，更多的设计团队需要介入到从模块级一直延续到系统级的工作。他们需要一个整体的软件仿真到硬件仿真流程，以便能够将他们在模块级已经完成的艰苦工作带入子系统和系统级并进行重复利用。这样可以节省大量时间，并提高验证的质量和工作效率。未来，Cadence将会不断凭借自己在技术方面的优势推动硬件设计的发展！

关键字：Cadence Palladium 编辑：刘燚引用地址：Cadence如何凭借Palladium Z1助力硬件开发

上一篇：2016年IC设计四大亮点展望 VR商用TypeC一统江山
下一篇：电子元器件行业年度策略未来最好的三个方向

推荐阅读最新更新时间：2023-10-12 23:36

中芯国际在设计中采用Cadence硅实现端对端产品线

全球电子创新设计企业Cadence设计系统公司（NASDAQ: CDNS）今日宣布，中国内地最先进的半导体制造商,中芯国际集成电路制造有限公司（“中芯国际”，纽约证券交易所：SMI和香港联交所：0981.HK）采用了Cadence的硅实现（Silicon Realization）产品线，用于先进节点、低功耗设计中。 Cadence硅实现产品线由将设计转化成芯片的关键工具组成。它是Cadence公司EDA360 （一个新的电子自动化设计系统,Electronic Design Automation 360）愿景的关键部分，专注于从设计的创建到整合。此硅实现（Silicon Realization）产品线将Cadence的设计创

[半导体设计/制造]

Cadence陈立武:本土IC公司技术不落后

8月10日凌晨消息，全球电子设计自动化领导厂商Cadence昨天在北京举办CDNLive用户大会。Cadence总裁兼CEO陈立武(Lip-Bu Tan)接受新浪科技独家专访时表示，国内半导体公司技术跟国际公司相比差距不太大，如果加强IP(知识产权)和市场，将在整个行业里占据重要位置。　　Cadence中国业绩增长快速　　Cadence用户大会至今已经举办7届，每年的Cadence用户大会关注EDA电子设计自动化领域的年度热点，以论文演讲、技术演示、趋势演讲、产品演示的方式全面展示EDA领域的最新技术和方案，大会也提供了交流的平台，方便与会者交流设计心得、解决设计难题。　　Cadence一直是EDA领域的领导厂商之一，

[手机便携]

Cadence 推出 Joules RTL Design Studio，将 RTL 生产力和结果质量提升到新的高度

内容提要 • 将 RTL 收敛速度加快 5 倍，结果质量改善 25% • RTL 设计师可快速准确地了解物理实现指标，根据提供的指引有效提升 RTL 性能 • 与 Cadence Cerebrus 和 Cadence JedAI Platform 集成，实现 AI 驱动的 RTL 优化中国上海，2023 年 7 月 17 日 —— 楷登电子（美国 Cadence 公司，）近日宣布推出 Cadence® Joules™ RTL Design Studio---这款新的解决方案可为用户提供实用的洞察，有助于加快寄存器传输级（RTL）设计和实现流程。前端设计人员可以在一个统一的界面使用数字设计分析和调试功能，在进入

[半导体设计/制造]

<font color='red'>Cadence</font> 推出 Joules RTL Design Studio，将 RTL 生产力和结果质量提升到新的高度

CADENCE、MAGMA和EXTREME DA通过Si2联合开发行业标准库格式用于统计分析

该格式将被 Si2 的 Open Modeling Coalition 组织采纳用于制定标准美国加州旧金山市， 2006 年 10 月 16 日－在 ARM 公司 , Virage Logic Corporation 公司 (Nasdaq:VIRL) 和 Altos Design Automation 公司的支持下 ,Cadence 设计系统公司（ Nasdaq: CDNS ）、 Magma 公司（ (Nasdaq: LAVA) ）和 Extreme DA 宣布，在 Si2 组织的 Open Modeling Coalition 框架下成功开发出一种全新的标准统计分析库格式。这种开

[新品]

Cadence视频教程（第38讲）

[半导体设计/制造]

Cadence视频教程（第2讲）

[半导体设计/制造]

台积电7纳米首发与赛灵思、Arm、Cadence联手打造CCIX芯片

台积电与赛灵思(Xilinx)、安谋国际(Arm)、益华电脑(Cadence Design Systems)共同宣布联手打造全球首款加速器专属快取互连一致性测试芯片(Cache Coherent Interconnect for Accelerators, CCIX) ，是采用台积电的7纳米FinFET制程技术，预计将于2018年量产。 CCIX是由于电力与空间的局限，资料中心各种加速应用的需求也持续攀升，像是大数据分析、搜寻、机器学习(Machine Learning)、无线4G/5G网路连线等，全程在记忆体内运行的资料库做处理、影像分析、网路处理等应用，都能透过加速器引擎受益，使资料在各系统元件间无缝移转。因此，无论资料存放

[半导体设计/制造]

应对当前经济不景气 Cadence全球裁员625人

位于华盛顿的Cadence设计系统公司周三宣布，他们将裁员625名全职员工，占公司全球职位总数的12%，旨在削减运营成本。公司在声明这份被推迟的重组计划时表示，包括终止合同工和顾问人员的雇佣，这次裁员至少会为公司节省1.5亿美元的开销。 Cadence在上月公布了第三季度的财务结果，并公布了他们详细的重组计划，但由于需要完成会计审查，公司推迟了公布结果。 10月15日，Michael Fister以及另外四名高层管理人员辞去了职务。业界观察者们迅速地做出了预测，预测认为，Cadence将通过裁员来寻求在收缩的EDA市场中生存下去。在一份声明中，Cadence表示，公司将于2009年财政年的下半年完

[焦点新闻]