ZCU10中MPSoC对DDR复位信号设计-电子工程世界

Xilinx的开发板ZCU102支持休眠到内存（suspend-to-ram）。休眠到内存时，DDR进入自刷新，MPSoC被关电，完全不耗电。唤醒时，MPSoC根据外部输入信号判断出不是上电启动而是休眠，就从DDR读出系统状态，恢复系统。

MPSoC启动时，它的DDR控制器会驱动DDR的复位信号，有可能破坏DDR里的数据。为了避免这种情况，需要对DDR复位信号进行特殊设计。

在开发板ZCU102上，DDR复位信号由外部单片机MSP430和MPSoC联合控制，两个的控制信号经过SN74AUC1G32（2输入或）再连接到DDR内存条。MSP430的信号有下拉，缺省情况下只由MPSoC控制DDR复位信号。如果需要支持休眠到内存（suspend-to-ram），MSP430控制I2C芯片输出高，相当于屏蔽了DDR复位功能，使DDR内存条一直不被复位。

下面是相关的原理图。DDR4_SODIMM_RESET_B信号连接到DDR内存条。

ZYNQ_DDR4_SODIMM_RESET_B是从MPSoC来的信号。PS_DIMM_SUSPEND_EN来自于MSP430控制的I2C芯片TCA6416APWR。

关键字：MPSoC DDR 复位信号引用地址：ZCU10中MPSoC对DDR复位信号设计

上一篇：基于MSP430单片机和CS8900A的以太网终端模块电路
下一篇：单片机的三种时钟信号源的特点及应用介绍

推荐阅读最新更新时间：2024-11-17 05:30

DDR4和LPDDR3内存样品实物、规格首曝

目前的DRAM市场分两类主流技术：一种是用于服务器和PC的DDR3，另一种是用于智能手机、平板电脑等移动设备的LPDDR2，这些技术具体的指标均由各大半导体公司及其客户组成的业界组织JEDEC所制定。去年JEDEC在多个会议上陆陆续续公布了一些关于下代内存芯片产品DDR4的技术规格。而本周在旧金山召开的ISSCC 2012学术会议上，更是有厂商拿出了DDR4 DRAM和LPDDR3 DRAM这两款未来主力的实际成品，下面就让我们来看看它们的“庐山真面目”。 DDR4 DRAM的样品芯片速度可达3.3Gbps 基本上来说，DDR4 DRAM的研发目标为速度达到DDR3 DRAM的2倍。目前多数高速DDR3

[手机便携]

示波器系列之DDR 存储器--概述、开发周期和挑战

DDR 存储器概述存储器的身影现在到处可见 — 不仅在服务器、工作站和台式电脑中使用，还广泛嵌入在消费电子、汽车和其他系统设计中。每一代 DDR SDRAM（双倍数据速率同步动态随机存取存储器）的推出，都伴随着速度提升、封装尺寸减小，以及功耗降低（参见表 1）。这些功能特性方面的改进，也使得设计人员在降低设计裕量、提高信号完整性和互操作性方面面临更多的挑战。 DDR 存储器接口电子器件工程联合会（JEDEC）现已针对小功率DDR（LPDDR）或移动设备（移动 DDR）推出了全新的 DDR 标准。顾名思义，这个标准使用了更低的信号幅度，进一步改善了功耗情况。目前，该标准已经达到了 DDR1 的技术指标。工程师们将无需重新设

[测试测量]

示波器系列之<font color='red'>DDR</font> 存储器--概述、开发周期和挑战

深入研究DDR电源

DDR存储器的发展历程由于几乎在所有要求快速处理大量数据(可能是计算机、服务器或游戏系统)的应用中都要求具有RAM(随机存储器)，因而DDR存储器也变得日益重要，其应用也更加广泛。自问世以来，RAM就已经变得至关重要，主要因为它是一种能够保存易失性信息的存储器，并且可以以一种更快速、更直接的方式存取信息。当在数据计算的世界里谈及系统速度和效率时，这一点显得尤为重要。 DDR SDRAM(双数据速率同步动态随机存储器)，其可以通过在时钟周期的上升和下降沿上分别提取数据而使数据率加倍，现在看来它正发展成为最先进的RAM芯片集。这与以往的SDR SDRAM大不相同，因为后者仅能在时钟周期的一个边沿上提取数据。从图1可以看出，DRA

[电源管理]

你准备好加速你的DDR5设计了吗?

DDR内存无处不在!它不再只出现在笔记本电脑、工作站和服务器上，现在也大量嵌入到一系列场所和设备中，包括汽车和高速数据中心。DDR还将扩展到令人兴奋的新技术领域，如人工智能、云计算、增强现实和物联网。因此，更快的网络速度和下一代高速计算接口将需要更快的内存。您的双数据速率(DDR)内存将从DDR4加速到DDR5，有效地加倍数据速率。 DDR5是规则的改变者设计验证工程师需要测试他们的LPDDR/DDR发射器(Tx)和接收器(Rx)设计，以确保符合行业规范和与其他组件的互操作性。每一代DDR同步动态随机存取存储器(SDRAM)标准都比上一代标准提供了相当大的改进，包括更快的速度、更小的占地面积和更好的电源效率。

[嵌入式]

DDR3存储器接口控制器IP加速数据处理应用

　　DDR3存储器系统可以大大提升各种数据处理应用的性能。然而，和过去几代（DDR和DDR2）器件相比，DDR3存储器器件有了一些新的要求。为了充分利用和发挥DDR3存储器的优点，使用一个高效且易于使用的DDR3存储器接口控制器是非常重要的。视屏处理应用就是一个很好的示例，说明了DDR3存储器系统的主要需求以及在类似数据流处理系统中DDR3接口所需的特性。　　视频处理系统将对于数据带宽的要求推高到了极致：系统可以处理越多的数据，就具有越高的性价比。视频聚合器和路由器可并行处理多个视频流，因此对于匹配数据处理能力和视频带宽的需求就成为了设计的一大挑战。FPGA可通过在单个FPGA中实现多个视频处理器来提供强大的处理能力。那么现在

[嵌入式]

<font color='red'>DDR</font>3存储器接口控制器IP加速数据处理应用

热门资源推荐
热门放大器推荐

小广播

ZCU10中MPSoC对DDR复位信号设计

设计资源 培训 开发板 精华推荐

设计资源培训开发板精华推荐