纳米压印技术助力 卷对卷软性基板制程前景可期

发布者:橙子1234最新更新时间:2017-11-14 来源: 新电子关键字:纳米 手机看文章 扫描二维码
随时随地手机看文章

软性电子的制程大致分为两大类,一是将软性基板搭玻璃上,在现有制程设备下制造组件后,再予剥离(Lift-off)的制程;一种是直接以卷对卷(Roll to roll, R2R)的软性基板制作组件制程。

可以想见第一种制程是搭载在现有的制程上,因此设备与制程开发的幅度较小,产品也比较局限在不破(Unbreakable)与有弧度(Curvable)的产品,对于可弯曲(Bendable)与可挠曲(Foldable) 的产品比较难以因应;而直接在软性基板制作组件的R2R制程则是大家期待,具有极大经济效益的软性制程与软性组件,真正能满足可弯曲与挠曲的最终需求。

满足图案化制程需求 印刷软性电子效率佳

剥离制程开发的很早,1999年Seiko Epson即开发Surface Free Technology by Laser Annealing(SUFTLA)的技术(1),将TFT等组件制作在以非晶硅的剥离层薄膜上, 再用准分子雷射将非晶硅层剥离,然后黏附在塑料基板上,这样只需要开发剥离的制程即可以达到在塑料基板制作电子组件的目的。 剥离层材料是剥离制程的关键,最主要的是要能够耐后续制程的温度,随着PI材料高温特性的改善,PI在400℃已有一定的安定性,因此是剥离层的适合材料。剥离制程有目前三星(Samsung)使用的雷射剥离与工研院开发边缘机械剥离多用途软性电子基板技术(FlexUP)技术。

直接在软性基板上制作电子组件最大的制程挑战,是各个功能材料的图案化(Patterning),传统制程是用曝光、显影、蚀刻、剥膜的制程来制作电子组件。 很显然,直接把图案「印」到软性基材是软性电子最有效率的加工方式。 印刷有许多技术可以应用,但是不同的技术对于墨水特性要求与印出来的分辨率各异,图2(4)是文献整理应用于软性电子图案化制程之技术比较表。

由图2可以看出,相对于传统的黄光技术,印刷技术在分辨率部份比较弱,以2010年推出iPhone 4使用的强调高分辨率屏幕的视网膜分辨率(Retina,326 ppi)为例,每个颜色的单色画素(Sub-pixel)小于30μm ,对照上表可以发现组件分辨率会是印刷制程的挑战,对于需要高分辨率的电子组件来说,喷墨(Inkjet)与微触印刷法(Micro Contact Print)、奈米压印(Nano Imprint Lithography, NIL) 比较能够达到高分辨率,而一般分辨率在几十微米甚至到百微米的组件,如无线射频辨识系统(RFID)就适用加工速度非常快的凹版(Gravure Printing)或柔版印刷(Flexographic Printing)。

喷印范围大 喷墨印刷发展速度快

喷墨印刷是最被寄予厚望应用在软性电子的成膜制程,这除了前面提到分辨率高以外,利用喷嘴数组(Nozzle Array)的设计可以具有大面积的喷印范围,达到快速、大面积制程的生产。 大日本印刷(DNP)在2007年即推出面板十代尺寸的彩色滤光片生产用喷墨打印机,可见喷墨技术已经产业化到工业生产制造应用,是目前软性电子图案化进展较快的制程。

成膜制程是喷墨印刷在软性电子制造时的一个挑战,液滴成膜牵涉到复杂的动力学,当溶液挥发时,溶质析出成膜的平整度与溶剂种类、挥发温度与挥发速度息息相关,一般所谓的成膜咖啡环(Coffee Ring) 是喷墨制程最容易碰到的问题如下图3所示,透过成膜制程条件的优化,可以在成膜温度、喷印速度、溶剂挥发速率与干燥温度间找到平整成膜的工作条件。

微触印刷法(Micro Contact Print, μCP)是哈佛大学Whitesides教授提出来精密的图案化方法,其概念如下图4(6)所示,由于微触印刷的印模(Stamp)是利用微影蚀刻的方式翻印而来, 因此其分辨率可以到微影蚀刻的等级,后续应用时就如同盖印章般的将图案转移,因此可以得到非常精细的图案,本法对于具有自组单分子层(Self-assembled Monolayers, SAMs)的材料图案化更具效益。 μCP的方法是精细、高分辨率的图案法,但是本法与材料的关联性极高,奥地利的微机电(MEMS)、奈米技术、半导体晶圆设备厂EV Group(EVG)即有晶圆相关的μCP设备,但是笔者并未看到有微触印刷法的卷对卷设备。


获取奈米级图案很轻松 奈米压印备受重视

奈米压印(NIL)是1995年普林斯顿大学周郁教授(Stephen Chou)开发出来,由于技术的制程简单,却能获取奈米级图案,深获各界重视。 奈米压印仍是应用微影蚀刻的方式制作相对应的压印图案,然后将图案压印到光阻材料上,再将光阻硬化(Curing)后脱膜得到精密图案。光阻硬化的方法可以热硬化或是光硬化或是结合光、热硬化的方式,其机制如图5(7)所示。

奈米压印可使用的印制材料比较多元,并且可以制作光学微结构,因此发展速度很快,目前有包括周教授1999年创建的Nanonex Corp;得克萨斯大学授权,创立的Molecular Imprint Inc(MII);奥地利的EVG 、德国SUSS MicroTec以及瑞典Obducat、ASML等公司都有相关的制程、材料与设备;台湾有设备厂商提供相关的制程与设备利用奈米压印的技术制作LED的蓝宝石晶圆图样化(Patterned Sapphire Substrate, PSS)以增加LED出光效率。

奈米压印须要施加压力于模具上,利用卷对平面(Roll To Plate, R2P)与卷对卷(R2R)能够更精准的掌控施加的压力,因此奈米压印特别适用于软性电子卷对卷的制程,其制程概念。

总之,软性电子的图案制化程是根据组件分辨率的需求来选择技术,低分辨率则只要材料黏度、表面张力、流变性等特性能掌握,一般的印刷技术即可以满足,高分辨率的制程在喷墨、微触印刷法则必须有相对应的材料搭配, 相对应用的空间比较受限制;而奈米压印则已经有多年的开发经验,在晶圆的制程已经有应用的实例,是软性电子图案化有潜力的技术。

墨滴着陆精准度难掌握 EHD-injet将成精密涂布利器

软性电子的制程设备可大致分为两大部份,一是与软性基板传输等机械动作相关,包括卷对卷传输、张力控制、纠偏寻边与导正;另一部份与制程相关,包括真空制程、图案化制程等。 对于软性基板传输部份过去在软性膜材的光学涂布产业已经发展非常成熟,只是未来使用到奈米压印等高分辨率的制程时,对于对位、基板变形补偿等会面临一些挑战外,基本上问题不大。 至于制程部份就会面临比较多的挑战,就前述喷墨制程与奈米压印制程对于软性基板设备之挑战分述如下。

软性电子生产用喷墨打印机最大的挑战在于喷印时墨滴着陆的精准度,墨滴着陆的精准度取决于喷墨头液滴控制最小喷出墨滴的体积,与墨滴着陆的偏移度。 喷墨头的加工与电控技术,是左右墨滴体积的最大关键,由于微机电技术越来越成熟,墨滴的体积也从2000年30pl(pico liter, pico:10-12)发展至今已经可以达到1pl (Konica Minolta)。 图7是不同墨滴大小与画素、分辨率的相对比例图。

墨滴在30pl时直径约39μm,墨滴着陆时会展开到约直径2倍的范围就是约80μm,不计喷印轨迹的误差,80μm的分辨率换算成显示器分辨率时约为90ppi,若1pl则约为350ppi,因此, 喷墨印刷的机械分辨率目前大约到30μm左右,若是在高的分辨率就会受到限制。 若在基板上做一些表面处理或是档墙(Rib)来限制墨滴的位置,则可以提高一些分辨率。

墨滴着陆的偏移度是造成误差的另一个原因,着陆偏移度一方面是喷墨头快速移动造成的偏差,一方面是墨滴在飞行时受到气流影响造成的偏差,提高墨滴的飞行速度对于着陆偏差会有改善。 制程实际状况要根据墨滴的特性(如表面张力)、印头电控参数(电压、频率)、基板平整度等参数做优化。

一个由静电纺织技术演化而来的电流体动力喷墨列技术(图8)(10) (Electrohydrodynamic Inkjet Printing, EHD-injet),利用静电与喷墨的特性来使液滴更微细, 经过特殊设计也可以使墨滴着陆更精准,Illinois大学实验室利用5μm的喷嘴喷印出2.8μm的墨滴,墨滴只有喷嘴的一半(12),这显示透过导入电压的变量可以将倚赖微机电制作的喷墨头精度放宽,同时也可提高喷印的精准度。 EHD-inkjet的技术近年来在国外许多实验室设计出研发机台,并且尝试商品化,估计是未来软性电子精密涂布的利器。

软性电子制程对设备的精准度是一大挑战,对于精度要达到1~20μm的制程,基本的机台与基材要有达到小于1μm的变动稳定度,目前光学机台稳定度已经可以达到次微米等级以上,但是软性基板的刚性不足,容易变形,而造成对位困难, 这个问题可以用承载基板来克服,另一方面,一般软性基材的热膨胀系数大于10 ppm/oC,因温度上升造成的变形量很大,补偿比较困难,这使得奈米压印时,不同功能材料间对位的困难。

奈米压印因为可以产生立体的结构,经过压印的几何设计,可以产生自行对位(Self-align)的效果,这对需要精密对位的软性电子组件制程来说,是一个非常有用的优势。 利用自行对位的特点,HP开发在软性基板上先制作完成整面导电层、半导体层、绝缘层功能材料后,再予3D奈米压印制作3阶的光阻结构,利用这个3阶的光阻,分别运用蚀刻把导电层、半导体层、与绝缘层分别图案化,这个Top down自行对位法称为Self-aligned imprint lithography(SAIL)法,如图9所示(13,14)。

3D图案化特性使奈米压印能够产生自行对位的效果的SAIL制作TFT流程(14)
荷兰TNO-Holst Center也利用2阶3D奈米压印的方式在导金属/绝缘层/金属上压印制作3D结构,然后利用蚀刻与喷墨喷印有机半导体材料制作OTFT(15)。TNO-Holst Center与ASML也合作发表达到1 μm的分辨率的奈米印压组件(16)。3D自行对位的奈米压印解决软性电子图案化对位的头痛问题,该法为软性图案化制作的一个重要方法。

软性电子经过二十几年来的发展终于产品在市场驱动下逐渐崭露头角,从2013年Samsung推出弧形的手机到今年挪威NEXT Biometrics ASA推出全球第一个LTPS的热感应可挠式指纹传感器,都显示软性电子的产品终将逐渐一个一个商品化,在这个市场需求驱动下,软性电子相关的产业终将蓬勃发展,只是软性电子产品角度来看,软性电子在材料、制程与设备的关联性更强,材料、制程与设备不同领域的整合将是成功的关键。

关键字:纳米 引用地址:纳米压印技术助力 卷对卷软性基板制程前景可期

上一篇:电子材料市场成长可期 OLED相关需求明显增加
下一篇:OLED正大口吞食手机与电视面板市场

推荐阅读最新更新时间:2024-05-03 17:34

AMD移动处理器明年第二季将跨入65纳米时代
10月11日消息 据消息人士透露,AMD移动处理器产品线主体将在2007年第二季跨入65纳米时代。被称之为“Revision G”的这次升级将增加CPU板载存储控制器对双通道DDR2-800内存的支持。 据DigiTimes在一篇报道中引用笔记本电脑制造行业消息人士的话称,AMD首批采用65纳米工艺的移动产品将是代号为“Tyler”的Turion 64 X2双核芯片和代号为“Sherman”的Mobile Semprons单核芯片,前者功耗为35W,后者功耗为25W。 这些芯片在接口上将 采用 AMD的638针Socket S1。报道中没有披露它们的时钟频率。 消息人士称到2008年第一季度,AMD移动处理器全线产品都将过渡到6
[焦点新闻]
俄勒冈州立大学开发新型纳米结构合金 可用于电池负极设计
据外媒报道,俄勒冈州立大学工程学院(Oregon State University College of Engineering)的研究人员利用新纳米结构合金开发出一种电池负极,或将彻底改变储能设备的设计和制造方式。 (图片来源:俄勒冈州立大学) 采用这种锌锰基合金,有望用更安全、更便宜、更丰富的海水,取代电池电解液中的常用溶剂。 俄亥俄州立大学化学工程研究员Zhenxing Feng表示:“目前,全球能源需求不断增长,从技术上而言,如何开发下一代电化学储能系统,使其具有高能量密度和长循环寿命,仍然具有挑战性。相对于锂离子电池来说,水性电池以水基导电溶液为电解液,是一种更加安全的新兴替代品。然而,水性体系的能量密度较
[汽车电子]
俄勒冈州立大学开发新型<font color='red'>纳米</font>结构合金 可用于电池负极设计
三星、台积电7纳米对决 恐撼动晶圆代工版图
三星电子(Samsung Electronics)与台积电在新一代晶圆代工战局进入白热化,双方纷将10纳米制程量产目标订在2016年底,近期三星更进一步扩大投资,向荷兰微影设备大厂ASML订购极紫外光微影制程(EUV)扫描机,提前抢滩7纳米制程,最快2017年底可用于量产晶圆,业界纷关注台积电后续可能采取的反击策略,恐将牵动双方未来在晶圆代工版图变化。 业界认为EUV设备是突破微影制程界限的重要王牌,目前还没有半导体业者真正将EUV设备导入量产,因为庞大的设备投资让晶圆代工业者退却,亦无法得知使用EUV设备是否真能达到预期效果。 台积电与三星均认为,介于14纳米与7纳米之间的10纳米制程技术难以长久维持,由于10
[半导体设计/制造]
高通推出Snapdragon Ride™视觉系统,基于4纳米制程SoC打造
2022年1月5日,高通推出Snapdragon Ride™平台产品组合最新产品——Snapdragon Ride™视觉系统,该系统拥有全新的开放、可扩展、模块化计算机视觉软件栈,基于4纳米制程的系统级芯片(SoC)打造,旨在优化前视和环视摄像头部署,支持先进驾驶辅助系统(ADAS)和自动驾驶(AD)。Snapdragon Ride视觉系统集成了专用高性能Snapdragon Ride SoC和Arriver下一代视觉感知软件栈,采用业经验证的软硬件解决方案,提供多项计算功能以增强对车辆周围环境的感知,支持汽车的规划与执行并助力实现更安全的驾乘体验。 Snapdragon Ride视觉系统支持灵活的部署选项,从符合入门级新车评价
[手机便携]
尔必达拟量产更小芯片 或冻结50纳米工艺
  全球第三大PC内存芯片厂商尔必达(Elpida Memory)本周一表示,该公司将生产尺寸更小的芯片,降低芯片生产成本,而且可能因金融危机冻结一项采用新生产工艺的计划。   据国外媒体报道称,尔必达计划今年年底前量产尺寸更小的1Gbit内存芯片。与现有芯片相比,新款芯片价格要低20%。   尔必达表示,该公司将使用现有设备生产尺寸更小的芯片,生产成本降低将有助于该公司抵御PC需求疲软和内存芯片供过于求的寒流。   生产尺寸更小的芯片将为尔必达争取时间。要采用新设备生产50纳米芯片,尔必达需要更多的投资,而目前的金融危机加大了尔必达融资的难度。   尔必达的发言人Hideki Saito表示,“在最好的情况下,我们年底前
[焦点新闻]
意大利Enertronica获西班牙200MW光伏逆变器订单;纳米比亚光伏项目获640万欧元资金
  国际太阳能光伏网讯:意大利太阳能项目开发商和逆变器制造商Enertro nica Spa最近获得西班牙200MW光伏逆变器订单。Enertronica表示,逆变器将由其专业逆变器制造单位Elettro nica Santerno提供,此外,Elettro nica Santerno还要提供Scada系统和发电厂控制器。 Enertronica表示,订单总价约为1000万欧元。       在另一份新闻稿中,Enertronica还宣布,该公司已经获得了640万欧元的资金,用于在纳米比亚以BOT模式(建设,运营和转让)建设的太阳能项目。Enertronica集团将保留EPC(工程,采购和施工)以及随后的资产运营和维护工作。这两
[新能源]
TI 创新芯片材料技术突破漏电问题 领跑45 纳米乃至更高工艺技术
高 k 技术极大地减少了漏电效应,同时不会影响其它关键参数 2007 年 6 月 26 日,北京讯 日前,德州仪器 (TI) 宣布计划在其最先进的高性能 45 纳米芯片产品的晶体管中采用高 k 材料。多年以来,人们一直考虑用高 k 介电层来解决漏电或耗用功率问题,随着晶体管日趋小型化,这一问题已变得日益严重。与通常采用的硅氧化层 (SiO2) 栅介电层相比,该技术可使 TI 将单位芯片面积的漏电量降低 30 多倍。此外,TI 的高 k 技术选择还能提供更高的兼容性、可靠性以及可扩展性,有助于通过 45 纳米与 32 纳米工艺节点继续提供大批量、高性能与低功耗的半导体解决方案。 近十年来,TI 一直致力于技术研发的前沿领域,高
[焦点新闻]
Kinaltek宣布纳米硅技术取得突破 可使电池负极的比容量提高数倍
作为一家创新公司,Kinaltek专注于生产金属合金粉末的颠覆性技术。据外媒报道,最近该公司宣布,其专利技术KINSIL™(在低温下直接生产硅纳米颗粒)的开发取得了重大突破。 (图片来源:Kinaltek) Kinaltek的技术能力已得到扩展,除了纳米颗粒,还可以直接生产硅纳米线和硅碳复合材料。这些材料均以二氧化硅粉末为起始材料,如沉淀二氧化硅或气相二氧化硅。现已在千克规模上演示了该技术。除了现有专利组合,Kinaltek还提交了三份涉及该技术的国际专利申请。该公司将为全球的大规模负极和电池制造商生产硅负极材料,使其能以极低的经济和环境成本实现高密度储能。 在开发下一代电池的道路上,这标志着一个重要的里程碑。这
[汽车电子]
Kinaltek宣布<font color='red'>纳米</font>硅技术取得突破 可使电池负极的比容量提高数倍
小广播
502 Bad Gateway

502 Bad Gateway


openresty
502 Bad Gateway

502 Bad Gateway


openresty
502 Bad Gateway

502 Bad Gateway


openresty
502 Bad Gateway

502 Bad Gateway


openresty
502 Bad Gateway

502 Bad Gateway


openresty
随便看看
    502 Bad Gateway

    502 Bad Gateway


    openresty
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
502 Bad Gateway

502 Bad Gateway


openresty