Cadence设计系统公司日前在CDNLive! Silicon Valley上推出了Cadence Incisive Enterprise Verifier (IEV)。它是一个整合式验证解决方案,可通过形式分析和仿真引擎的双重作用,带来独特和全新的功能。 IEV可帮助设计和验证工程师发现深藏的边角情形(corner-case)bug,能测试到单独使用形式或仿真引擎漏掉的隐蔽的覆盖点。 IEV通过更快建立设计和更快发现bug,可提高生产效率;通过产生更多指标提高可预测性,可促进验证闭合;并通过找出设计中的更多bug,可改善品质。
IEV内整合了仿真与形式功能,使工程师们能以新的方式利用断言。 形式分析中使用的相同断言可自动地由仿真引擎使用,以便为设计生成新的激励。 此外,IEV能在形式和仿真引擎间自动来回切换,既能利用仿真的快速设计探索,又能利用形式分析的验证彻底性。 设计和验证工程师从断言中获得了更高的收益,采用也变得更容易,因为IEV能在一个熟悉的仿真环境中提供强大的形式分析。 (点此观看IEV产品公告视频。)
“基于多语言方法,我们在标准验证流程中既使用形式分析也使用testbench仿真,”意法半导体MMS微控制器部门验证经理Mirella Negro Marcigaglia表示。 “Incisive Enterprise Verifier将这些技术综合,加速了我们在以前开发过程非常靠后的阶段才执行的那些任务,从而缩短了我们的项目验证时间。”
IEV可以在项目早期获得testbench之前检测到更多的bug和执行更多的覆盖指标。 IEV将仿真与形式紧密整合,提供的功能远超市场上现有的那些“混合”产品。 其特有的特性有:更容易的安装、针对大多数用户的自动操作、针对专家级用户的精细控制、断言调试功能等。 IEV还具有对验证规划的支持、服务器群(server farm)上的回归操作、多核性能改进、对回归运行上收集的指标的合并等。 IEV与Incisive Enterprise Manager无缝连接,可在各大型项目间达到指标驱动的验证。
“在今天的设计上进行彻底、高效的验证的难度,正随着设计本身的尺寸和复杂度的增长而同步增大,”Cadence企业验证产品营销总监Tom Anderson表示。 “对于任何希望推动他们验证项目的企业,Incisive Enterprise Verifier都应该能够引起他们的兴趣。 这一全新产品扩大了基于断言验证的范围,能找出更多bug,推动设计更快地朝验证闭合前进。”
关键字:Cadence IEV 验证 Incisive Enterprise Verifier
引用地址:
Cadence推出Incisive Enterprise Verifier
推荐阅读最新更新时间:2024-03-30 22:09
Xilinx、Arm、Cadence和台积公司共同宣布全球首款采用7纳米工艺
赛灵思、Arm、Cadence和台积公司今日宣布一项合作,将共同构建首款基于台积7纳米FinFET工艺的支持芯片间缓存一致性(CCIX)的加速器测试芯片,并计划在2018年交付。这一测试芯片旨在从硅芯片层面证明CCIX能够支持多核高性能Arm CPU和FPGA加速器实现一致性互联。 关于CCIX 出于功耗及空间方面的考虑,在数据中心内对应用进行加速的需求日益增长,诸如大数据分析、搜索、机器学习、4G/5G无线、内存内数据处理、视频分析及网络处理等应用,都已受益于可在多个系统部件中无缝移动数据的加速器引擎。CCIX将支持部件在无需复杂编程环境的情况下,获取并处理位于任何地方的数据。 CCIX将利用现有的服务器互连基础架构,
[半导体设计/制造]
新思科技全新ZeBu Empower仿真系统,配备高性能功耗验证引擎
新思科技近日宣布推出ZeBu® Empower仿真系统,为数十亿门SoC设计的软硬件功耗快速验证提供突破性技术。ZeBu Empower性能优异,可对整个设计及其软件工作负载进行可操作的功耗分析,从而实现每天多次迭代。ZeBu Empower可支持软硬件设计人员利用功耗分布图更早识别针对动态功耗和泄漏功耗的重大改进机会。ZeBu Empower仿真系统还可将功率关键模块和时间窗口馈入新思科技的PrimePower引擎,以加速RTL功耗分析和门级功耗签核。 客户评论: AMD技术和工程部全球院士Alex Starr表示:“随着高性能设计和工作负载的复杂性不断增加,在一定热度范围内实现领先性能对我们的产品至关重要。我们需要能
[半导体设计/制造]
基于ADSP-BF537的视频SOC验证方案
随着硅片集成技术的高速发展,片上系统SoC(system-on-a-Chip)已经成为现代数字系统设计的必然趋势。SoC和一般数字系统最主要的区别是前者在单一硅片内集成了独立的嵌入式CPU,必要的存储器控制器也要求集成到SoC芯片内,所以对SoC系统的软硬件协同实时验证便成为SoC设计的难点。基于IP的可重用设计方法已经成为数字系统设计工程师普遍采用的系统设计方法。于是,设计者采用第三方IP或自行设计的软核或两者的组合来搭建符合要求的系统。对于一个SoC系统,嵌入式CPU的选择至关重要。第三方提供CPU的方式有软核和固核,如果在设计过程中仅被授权采用第三方优化的固核(版图级),则前端FPGA实时验证问题自然凸现出来。解决的办法
[嵌入式]
加速自动驾驶车辆研发 西门子推出自动验证环境
西门子推出PAVE360™投片前自动验证环境,这是一项旨在促成并加快创新自动驾驶车辆平台研发的计划。PAVE360提供多供应商协同环境,全面覆盖下一代汽车芯片研发生态。此外,PAVE360将数字化双胞胎仿真拓展至处理器之外,包含汽车硬件和软件子系统、整车模型、传感器数据融合、交通流量、乃至智慧城市(即自动驾驶车辆的未来行驶环境)仿真等。 “两年前,Mentor和西门子强强联合,结合双方的人才、理念及技术,共同打造了一个创新流程,而 PAVE360 便是这一创新流程所取得的首项成果,”西门子旗下机构Mentor公司IC验证解决方案事业部副总裁兼总经理Ravi Subramanian说。“西门子PAVE360提供的综合性计划使我们
[汽车电子]
采用新的模拟混合信号仿真技术进行全芯片验证
随着芯片几何尺寸的进一步缩小,不仅芯片上的晶体管数量在增加,芯片上集成的各种功能数量也在迅速增加。对模拟到数字(A/D)混合信号芯片而言,也即意味着芯片的模拟和数字部分之间的交互影响也在不断增加。 只包含一个单向A/D功能的芯片可以用独立的A/D仿真流程进行设计和验证。然而在有双向交互或反馈的情况下,这种方法就不够用了。如果不使用混合信号仿真技术,这种设计就不能避免功能设计故障和混合信号连接问题。在出带之前检测出这些设计缺陷,有助于开发人员实现首次流片的成功,这样不仅可免去再次流片的成本,也能确保产品的及时上市。 采用自顶向下(top-down)的设计方法可以高效地实现设计阶段的仿真。许多全球领先的设计中心采用的就是自顶向下的
[焦点新闻]
利用AI语音生物识别技术进行身份验证
人工智能的发展现在使语音生物统计具有足够的准确性,不仅可以用于识别和个性化,还可以用于支付认证等应用。Synaptics和ID R&D的新解决方案提供了可在边缘设备中的Synaptics SoC上运行的AI语音识别技术和反欺骗算法。具体来说,该软件已针对Synaptics的VS600系列中的神经处理单元(NPU)进行了优化,以用于智能家居设备,例如机顶盒(STB),智能扬声器和安全系统。 Synaptics将其具有AI功能的SoC出售给需要处理视频流,音频流和图像的智能家居产品。例如,典型的用例可能是机顶盒,其中包含用于视频会议的摄像机。 智能冰箱中的语音生物识别 语音生物识别技术现在已经足够准确,可以在智能家居设备
[嵌入式]
Cadence的PDK自动生成系统助力华虹NEC开发其第一款0.18微米EEPROM PDK
华虹NEC使用Cadence的PDK自动生成系统以产生其第一款定制IC设计PDK,改进了其客户的产品性能和上市时间 【2007年6月14日,美国加州圣荷塞和中国上海】全球电子设计创新领导者Cadence设计系统公司(NASDAQ:CDNS)今天宣布,中国最大的纯晶圆代工厂之一上海华虹NEC电子有限公司(HHNEC)已开发出其第一款0.18微米工艺设计工具包(EEPROM PDK)。该PDK是利用Cadence PDK自动生成系统(PAS)开发完成的,能使其容易地进行移植以支持新的Cadence Virtuoso定制设计平台。 针对改进模拟混合信号(AMS)及射频(RF)器件性能,该新的PDK能帮助设计者提高他们的生产力,降低成
[新品]
虚拟FPGA逻辑验证分析仪的设计
随着FPGA技术的广泛使用,越来越需要一台能够测试验证FPGA芯片中所下载电路逻辑时序是否正确的仪器。目前,虽然Agilent、Tektronix 等大公司生产的高端逻辑分析仪能够实现FPGA电路的测试验证功能,但此类仪器价格高昂,一般要十万、数十万人民币。所以,研究开发价格适中且具有逻辑分析仪和FPGA电路的测试验证功能的仪器是非常有价值的。 本文所介绍的基于虚拟仪器技术的逻辑验证分析仪,采用FPGA技术来实现仪器硬件部分的主要设计,应用图形化编程语言LabVIEW来实现仪器的测试软件设计。文中阐述了虚拟FPGA逻辑验证分析仪的总体设计方案及其工作原理,并对仪器的两个主要工作环节的开发设计作了具体介绍。虚拟FPG
[嵌入式]