基于DSP的高速数据采集系统硬件设计

    其中，输入的信号可以是各种形式，可以是音频信号、编码的数字信号、压缩的图像信号，也可以是各种传感器输出的信号。然后经过滤波、放大电路输入到A／D转换器中进行模数转换，最后输入到DSP中进行计算和处理。
    另外，DSP可与上位机进行通讯、数据处理，还可以扩展显示器、键盘等外部设备对系统进行更加方便的操作。
    系统由DSP、电源及复位电路、时钟电路、EMIF总线接口和仿真接口等部分组成，另外可以再外接上CPLD、A／D、显示器、HPI主机接口等外围模块，整个硬件系统便基本完成了。下面将对硬件的各个部分进行选型。

1 DSP芯片的选型
    DSP系统设计中，选择DSP芯片至关重要，只有选择了合适的DSP才能进行下一步的外围电路设计，总的来说，DSP芯片的选型是根据系统需要而确定，主要考虑处理速度、功耗、程序存储器和数据存储器的容量、片内的资源，如定时器的数量、I／O口数量、终端数量、DMA通道数等。
    本文选取TI公司生产的DSP芯片，目前TI公司有3种系列的主流DSP芯片，分别为C2000，C5000，C6000系列，C2000系列的芯片一般应用于控制领域；C5000系列是16位定点，速度为40～200 MIPS，可编程，低功耗和高性能的DSP，主要用于有线或无线通信等；C6000系列是高性能DSP。综合了目前DSP性价比高，功耗低等一些优点，但价格较高。
    综上所述，可以选择TI公司生产的TMS320VC5509芯片作为本系统的DSP芯片。下面简单总结了TMS320CV5509芯片的主要特点：
    1)TMS320VC5509型DSP是一款高性能、低功耗的定点DSP，它的内部总线由1个程序总线、3个数据总线、两个数据写总线组成，这些总线使得DSP可以在一个周期内实现读3个数据和写两个数据的高性能。它的内核电压在时钟频率为200 MHz的时候为1．6 V，管脚电压在2．7～3．3 V的范围内，较低的内核电压和管脚电压实现了DSP的低功耗。
    2)TMS320VC5509型DSP有丰富的片上外设功能，有双通道10 bit的A／D转换器、1个可以访问异步存储器和同步存储器的外部存储接口(EMIF)、3个多通道缓存串口(MCBSP)、USB接口、I2C接口、主从设备(HPI)接口等，丰富的外设和管脚为DSP的扩展外围设备奠定了基础。

2 系统硬件设备选型及设计
2．1 A／D转换模块
    在数据采集系统中，A／D转换模块在系统中是最重要的一部分，它的性能直接影响整个系统的好坏，选择A／D转换器时，主要考虑以下几个方面：分辨率、转换精度、转换时间及转换器的价格等。
    由于本文是针对高速数据采集系统的设计，故综合考虑，选用TI公司的AD转换芯片ADS5422。
    ADS5422是14 bit的最高采样频率可达62 Msps的高速AD转换芯片，采用单-5 V电源供电，在采样频率为10 MHz时其最大动态范围为82 dB，最高信噪比达到72 dB，其数字量输出可以直接和5 V或者3．3 V的CMOS芯片连接，模拟量输入的峰峰值为4 V，可以直接输入0．5～4．5 V的模拟量，封装形式为64脚的扁平四方封装。
    AD可以接受3 V或者5 V的TTL或者CMOS电平。DSP可以为AD转换器提供时钟信号，并且可以软件设置输入时钟的各种特征量，包括时钟频率、高电平宽度等，基本上可以满足AD5422对时钟信号的要求。[page]

    ADS5422芯片内部结构框图如图2所示。

    A／D的模拟信号输入可以采用单端输入方式和差分输入方式两种。两种方式比较，单端输入方式接线简单，但抗噪性能差，而差分输入方式具有较强的抗噪能力，这样可以尽量减少信号噪声以及电磁干扰。
2．2 DSP电源设计
    TMS320VC5509芯片DSP采用低电压分离式供电方式进行供电，这样可以大大降低DSP芯片的功耗。其中芯片内核采用1．8 V电压供电，外部I／O采用3．3 V电压供电。据此可以选择TI公司的TPS73HD318芯片，该芯片是双路输出低压降(LDO)稳压器，最大电流750 mA，可以将TPS7 0451的双输出配置成两路不同的输出，分别输出1．8 V和3．3 V的电压，图3为系统的电源电路简图。

[page]

2．3 JTAG电路
    JTAG是基于IEEE 1149．1标准的一种边界扫描测试方式(Boundary-scan Test)，结合仿真器和仿真软件，可访问DSP的所有资源，包括片内寄存器以及所有的存储器，从而提供实时的硬件仿真与调试环境，便于开发人员进行系统调试。在大多数情况下，如果开发板和仿真器之间的连接电缆不超过6英寸，可以采用图4的接法。但应该注意，DSP的EMU0和EMU1引脚都需要上拉电阻，推荐值为4．7 kΩ或者10 kΩ。如果DSP和仿真器之间的连接电缆超过6英寸，则需要另加缓冲驱动电路。

2．4 时钟电路
    TMS320VC5509的外部时钟从CLKIN引脚输入，在内部修改这个信号，来产生希望频率的输出时钟，时钟发生器将这个输出时钟(即CPU时钟)送给CPU、外设和其他的内部模块。也可以用可编程的时钟分频器对CPU时钟分频，在CLKOUT引脚输出。时钟发生器中还有一个时钟模式寄存器(CLKMD)，用来控制和监视时钟发生器，它可以控制时钟发生器进入两种工作模式：
    1)旁路模式，PLL被旁路掉，输出时钟的频率就等于输入时钟的频率除以1、2、4。
    2)锁定模式，输入时钟既可以乘以或除以一个系数来获得期望的输出频率，并且输出时钟相位与输入信号锁定。
    在锁定模式下，输出频率由下面的公式计算：
    输出频率=(PLL MULT／(PLL DIV+1))×输入时钟频率
    在此，可以选择时钟发生器工作在锁定模式，即CLKMD的PLL ENABLE为1，外部振荡晶体可以为10～20 MHz。根据外部振荡晶体与DSP内部时钟信号，可以计算出相应的PLLMULT与PLL DIV值，图5为DSP的外部时钟电路。

[page]

2．5 DSP外扩存储器
    在TM320VC5509芯片中，有一个外部存储器接口(EMIF)，它为3种类型的存储器提供了无缝接口：异步存储器，包括ROM，FLASH以及异步SRAM；同步突发SRAM(SBSRAM)，工作在1倍或1／2倍CPU时钟频率；同步DRAM(SDRAM)，可以工作在1倍或1／2倍CPU时钟频率，可以根据系统需要扩展存储器。图6为EMIF的输入输出框图。

    比如，可以对DSP进行FLASH扩展，可以将FLASH作为其外部程序存储器，供DSP上电时启动载入程序(BOOTLOAD)使用，其作用是将FLASH中保存的程序载入到DSP中运行。在与DSP的连接上，可以将FLASH的地址和数据总线连接到DSP的EMIF接口总线上，FLASH的片选信号连接到DSP的CE1引脚，配置成CE1空间，CE1引脚在上电复位后为低电平。此外，FLASH的读写信号分别连接到EMIF接口的读写信号引脚上。
    当然，根据系统的需要，也可以利用EMIF接口对其他存储器进行外扩，具体方法可查阅相关技术手册。
2．6 其他外围硬件电路
    1)根据系统的要求，可以对DSP系统扩展液晶显示模块，目前，液晶显示模块型号众多，用户完全可以根据自身需要选择一块适合的液晶显示模块。
    但是由于LCD是典型的慢速设备(相对于DSP来说)，在和高速微处理器接口时，会耗费大量时间，这是不允许的。如果DSP处理余量较小，可以考虑采用CPLD在DSP和LCD之间设计一条双向的快速通道，来实现对LCD的控制，也就是说，把DSP处理完的数据送给CPLD，然后由CPLD来控制并模拟LCD的读写时序来完成数据的显示，这样可以大大节省DSP的资源。
    2)在系统的开发板上，可以加入信号灯，用于指示最小系统的的电源情况，当电源指示灯出现异常时可及时断电。以保护电路不被损坏。通常，可以设置+5 V的电源指示灯(电路板供电正常)、电压转换输出3．3 V指示灯(I／O供电正常)、电压转换输出1．8 V指示灯(内核供电正常)以及其他信号指示灯。

3 总结
    本文简单介绍了以TMS320VC5509芯片为核心处理器的数据采集系统的主要硬件设计，在实际应用中，应该根据系统需要，具体设计合适的硬件电路，然后在进行软件和算法方面的编写，最后达到系统要求。
    另外，根据不同信号处理的要求，还可对系统进行进一步完善：如增加USB控制器、完善总线功能及对扩展外存的进一步研究等，从而使系统更加广泛地应用于复杂工程领域。