Cadence推出基于FPGA的快速原型平台

　　众所周知，ASIC/SoC的研发团队有各种强大的工具和技术，以验证他们的设计。

　　一种验证方式是仿真软件，这种方式相对便宜，它可提供方便的可视性设计，但其容量和性能受限，只适合块级验证。另一种方式就是采用硬件加速与仿真，它可以提供设计前后期硬件/软件协同验证和系统级验证。

　　硬件加速/仿真提供了大容量和先进的调试功能，但价格相对昂贵。此外，即使硬件加速器/仿真器可以提供数倍于软件模拟的速度，它性能仍然有限。Cadence推出的Palladium系列高性能、单系统、多用户加速器/仿真器，使用户能达到1MHz到1.5MHz的范围内的性能。

　　另一种解决方案就是基于FPGA的快速原型，这比仿真系统要便宜得多，并提供更高的性能，但调试能力通常比较有限。当然，也可以通过一系列工作把ASIC/ SoC RTL转换成适合于基于FPGA的快速原型开发平台使用的形式，包括内存处理、插入调试工具(虚拟逻辑分析仪的形式)、分区设计跨多个FPGA等等。

　　基于此，Cadence公司推出了一系列的设计验证方案，除了Palladium系列加速器/仿真器，Cadence公司刚刚宣布了其Protium 系列，基于FPGA的新一代快速原型平台，支持事务级和RTL级的验证。　　

　　对于那些已经拥有Palladium系列加速器/仿真器的用户而言，基于Xilinx的Virtex-7 2000T 3D FPGAs的Protium平台可在约80%的Palladium工作环境下使用。

　　特别值得注意的是，Protium提供的性能水平取决于用户，在完全自动化的使用模式下，Protium平台将自动执行时钟树的转换，ASIC/SoC内存映射，设计划分和FPGA布线布局。在这种情况下，用户可以获得3MHz到10MHz范围的性能。

　　如果用户提供进一步和的优化，如有关分区、逻辑复制、时钟树简化、直接连接大容量存储器和FPGA布局布线选项和限制，那么他们在10MHz到30MHz的范围内获得期望的性能。如果用户希望更进一步，采用black-boxing技术，例如FPGA特定优化，那么他们或许可以超过100MHz的性能。

　　如图所示，有关Protium平台容量、性能、编译时间的数值。