基于GB3442－82的集成运放参数测试仪设计

1 引言

集成运放以其价格低廉、性能优越等特点在个人数据助理、通信、汽车电子、音响产品、仪器仪表、传感器等领域得到广泛应用。随着数字技术的不断进步和集成电路市场的发展．兼有模拟和数字集成电路的SOC或混合集成电路将越来越受重视。与此同时，集成运放参数的测定也将对研发人员和技术仪器提出更高的要求，传统的运放测试仪校准方案已不能满足市场特别是国防军工的要求．运放测试仪的校准面临严峻挑战。因此，提高运放测试仪的测试精度，保证运放器件的准确性是目前应解决的关键问题。

2 系统方案论证

2．1 信号发生器方案论证

考虑到单片函数发生器的外接电阻电容对参数影响很大，因而产生的频率稳定度较差、精度低、抗干扰能力低，且不易控制；而采用数字锁相环频率合成技术，由于锁相环本身是一个惰性环节，锁定时间长，所以频率转换时间也会增加，同时频率受VCO可变频率范围的影响，频带不能做得很宽。这里采用直接数字频率合成技术(Direct Digital Frequency Synthesis，简称DDFS或DDS)。DDS以Nyquist时域采样定理为基础，在时域中进行频率合成，图1为其基本原理框图。DDS基于相位累加合成技术，在数字域中实现频率合成，可输出高精度的频率信号，频率范围大、精度高、控制性能好且易实现。DDS专用集成器件基于DDS原理，具有转换速度快、分辨率高、频带宽等特点，可输出稳定的高频信号，但不适合产生低频信号。因此系统中5Hz低频信号由FPGA内部的DDS提供。



2．2 测量控制电路方案论证

为在同一电路中实现不同参数的分步测量及自动量程转换，需设计通断控制电路。因此，这里采用模拟开关。因存在导通电阻，在选通时该电阻加于电路，会带来测量误差；继电器导通电阻较小，但相对于模拟开关规模大、电路分布参数，容易引起闭环测试电路的寄生振荡；考虑到精度，系统选用继电器控制不同参数测试电路的自动转换，通过添加补偿电容来避免振荡，为避免输出波形失真，系统还采用三极管共发射极电路对继电器进行控制。2．3幅值检测方案论证方案1：数字方法。由A／D转换器采样后将数据送入FPGA进行峰值检测或有效值检测，该方式可提高精度和稳定度，且避免了模拟器件不稳定或漂移等因素的影响，但受 A／D转换器采样速率的限制，所处理的信号频率达不到很高。方案2：模拟方法。包括峰值检波和有效值检波。前者通过控制电容充放电速度实现，后者基于交流信号有效值定义式，采用模拟电路实现，典型有效值检测器件如AD637。系统在测量AVD、KCMR时，输出信号的交流分量频率为5 Hz，故采用方案1；测量增益带宽积BWG时，输出频率范围为40 kHz～4 MHz，故采用方案2。

根据以上方案论证，系统总体框图如罔2所示。系统主要由信号发生、参数测试、测试电路控制和人机交互等模块组成，单片机和FPGA共同控制模块。5 Hz信号由FPGA内部DDS产生，扫频信号由AD9851产生；测量电路的输出结果经后级滤波、放大处理后由A／D转换器采样送至FPGA进行运算；单片机和FPGA通过继电器选择以测量电路和测量量程；FPGA提供键盘和显示器以实现人机交互；测量结果存储在RAM中，并能通过微型打印机打印出来。



3 理论分析与主要电路设计

3．1 信号源的实现

5 Hz信号产生的参考频率为fCLK=1 MHz，相位累加器的位数是32，频率控制字为21 475，其输出频率则为(106／232)×21475≈5．000 038 1 Hz，而相对误差的绝对值为(5．000 038 1-5)／5×100％≈0．000 762％。5 Hz信号对D／A转换速率要求不高，为提高精度，系统选用12位D／A转换器件MX7541。

40 kHz～4 MHz扫频信号由DDS专用器件AD9851产生。通过对输出正弦波的频率进行步进控制可实现扫频输出。频率分辨率设为1 kHz，如果以1 kHz为频率步进值，则需要步进(4×106-40x103)／1 000=3 960次，而要求扫描时间小于等于10 s。扫描速度应大于等于10 s／3 960=2．525次／ms。考虑到实测器件的情况，为保证测量的可靠性，采用非等步长步进，即随着频率增加，步进量增加，在接近截止频率点时减小步进频率，保证频率分辨率为1 kHz。

在AD9851输出级接截止频率为15 MHz的椭圆滤波器来抑制高频谐波干扰，并通过AD603构成的AGC电路和精密调整放大电路使输出有效值稳定在2 V。

3．2 运放参数测试电路

系统采用“被测器件一辅助运放”模式构成稳定的负反馈网络。使输出电压箝位于预置电压，从而将小电压、小电流的测量转换为伏特级电压的测量。根据VIO、IIO、KCMR、BWG等5个参数测量电路的相似性将其简化为一个标准测量电路模板．通过按键选择不同参数的测量电路，如图3所示。



3．2．1 输入失调电压VIO、输入失调电流IIO的测量

闭合S1、S3、S4、S12，S2→3、S11→3，测得辅助运放的输出电压为VIO，则有：



在重复VIO测量步骤的基础上再断开S3、S4，测得辅助运放的输出电压为VLI，则有：



在测量VIO时，Ri=100 Ω，Rj=61．6 kΩ，其精度均为0．3％，由Ri和RF造成的最大误差小于0．6％；在测量IIO时，应满足：



系统选取R=436 kΩ，IIO～(0，4μA)，VIO～(0，40 mV)，以上两个条件均能满足。

3．2．2 差模开环交流电压增益AVD的测量

闭合S1、S3、S4、S10、S12，S2→3、S11→1，设信号源输出电压为VS，测得辅助运放输出电压为VLO，则有：



AVD的测量误差在很大程度上取决于电路中R1、R2的匹配精度，若匹配误差为δ=(R1-R2)/R2，δ1=(Rf-Ri)/Ri，则单纯由电阻失配引起的相对误差为△A VD="20" log(δ+1)，该系统占为0．6％。[page]

3．2．3 共模抑制比KCMR的测量

闭合S1、S3、S4、S10、S12，S2→1、S11→3、S13→1，设信号源输出电压为VS，测得辅助运放输出电压为VIO，则有：



KCMR的测量误差在很大程度上取决于电路中待测运放两输入端电阻的匹配精度，若匹配误差为δ1，则单纯由电阻失配引起的相对误差为△KCMR=20log(δ1+1)，δ1=δ。



4 系统测量与分析

利用该系统测量OP07、μA741、LF256等，运放器件的参数可在FPGA显示器上显示，后果表明，该测试仪测量精度高，符合设计要求，其中表1是测量OP07结果。



5 结束语

该系统完成了对运放参数VIO(0～40 mV)、IIO(0～4μA)、AVD(60～120 dB)、KCMR的测量，(误差分别为1％和±2 dB)，而且还实现了BWC的测量和自动量程转换功能，其中扫频信号的步进频率为1 kHz，电压有效值为(2±0．1)V。系统通过FPGA提供键盘和显示器等人机交互界面。能准确实现对测量方式的控制及相关信息的显示，且增加触摸屏控制和打印测量结果功能，具有较好的可重复性和参考性。另外，在系统中通过对硬件的处理，消除了因使用继电器由环路正反馈带来的自激效应，进一步提高了系统稳定性。