信号发生器的架构——从模拟输出到高级特性

发布者:玉立风华最新更新时间:2016-10-06 来源: eefocus关键字:信号发生器  架构  模拟输出  高级特性 手机看文章 扫描二维码
随时随地手机看文章
NI信号发生器利用同步与存储核心(SMC)架构,在一台设备的板上存储、外部硬件和数模转换器(DAC)之间提供了一个共用的接口。本白皮书比较了两种类型的信号发生器——任意函数发生器和任意波形发生器。此外,本文也探究了信号发生器的各个方面,其中包括存储器架构、DAC考虑因素、数字增益、滤波与插值、信号发生引擎和各种事件。一个典型的信号发生器的模块框图如图1所示。

图1。信号发生器模块框图

下列章节考察了每个组件在信号发生过程中的作用。此外,您将了解利用一个信号发生器尽可能地生成最佳信号所必需的技术细节。注意,信号发生器因类型和功能的不同而不同。例如,任意函数发生器通常使用少于1 MB的板上存储。在另一方面,任意波形发生器使用高达512 MB的板上存储和高级排序功能。此外,一些任意波形发生器实现了板上信号处理(OSP)功能,以生成基带I/Q信号与IF信号。由于OSP并不属于本白皮书的讨论范围,敬请查看OSP介绍以获取更多信息。

1. 信号发生器的类型

绝大多数信号发生器包含共同的组件,例如一个DAC、板上存储和模拟或数字滤波电路。然而,信号发生器可以根据其存储选项和时钟特性分为两类。这两类信号发生器是函数发生器和任意波形发生器(AWG)。

函数发生器

函数发生器是专为生成位于精确频率点的周期性波形而设计的。事实上,它们通常采用一个称为直接数字合成(DDS)的时钟机理,以生成精度高于1 µHz的精确频率。此外,DDS赋予了函数发生器在运行中以相位连续的方式改变频率的能力。而且,由于函数发生器输出的是重复波形,所以它们仅需要有限的存储以存储该波形的单个周期。NI任意函数发生器能够通过一个标准库(其中包括正弦波、方波、斜面波和三角波等波形)或者用户定义的16 kS波形生成许多种周期性波形。函数发生器的一些常见应用包括滤波器表征、激励-响应测试和产生时钟信号源。

任意波形发生器

另一方面,AWG是专为生成大且常常复杂的波形而设计的。因此,它们采用深度板上存储和复杂的时钟机制。事实上,该SMC架构处理高达512 MB的存储器。此外,AWG甚至能够针对更为复杂的序列进行高级的波形连接、环接和脚本编写处理。该SMC还提供了许多高级的标记符号和触发信号,以实现与其它仪器的同步。我们将在本白皮书中更为深入地讨论这些特性。

2. 深度板上存储

现代信号发生器(特别是AWG)实现了深度板上存储器以存储大波形。基于PCI或PXI的仪器能够有效使用这一存储,因为PCI总线使高吞吐量成为可能。

信号发生器利用板上存储同时存储波形和序列指令。一个复杂序列的指令可能会占用存储器中的相当的空间。事实上,利用NI信号发生器的架构,您可以将多个波形和多个序列指令加载到同一台仪器的存储器中。图2展示了一个典型的NI信号发生器的存储器分配。

图2。信号发生器的存储器分配

注意, NI信号发生器具有高达512 MB的板上存储,其工作时间较长。而且,利用NI-FGEN驱动程序,您可以在该信号发生器正在生成一个波形的同时,编写和替换存储器中的这些波形。因而,利用PXI总线上可用的高吞吐量,您可以连续改写波形段以生成波形流。

3. 数模转换器(DAC)

现代信号发生器利用先进的DAC将存储器中的数字波形转换为模拟信号。NI采用的所有DAC具有一种采样及保持的工作特性,即该DAC在给定时长内保持在一个离散电压水平。

4. 数字增益与衰减

由于信号发生器是专为生成大范围电压信号而设计的,模拟增益放大器和数字增益处理均用于最大化该信号发生器的幅值精度和灵活性。

典型地,NI信号发生器提供三个不同的增益通路,以将DAC模拟输出放大至不同的模拟电压范围。其中,每一个通路的范例输出如图3所示。


 

图3。信号发生器的增益放大器

此外,信号发生器使用数字增益以放大或衰减信号,从而利用了DAC的全范围。利用这一特性,采样信号在被生成模拟信号前,通过增益因子数字化调整大小。因此,您可以在运行中调整一个给定信号的幅值,而不必将一个不同的波形再次加载到存储器中。对于一个给定的信号通路,您可以将波形放大至其最大范围。

5. 插值与滤波

正如前面所提及的,DAC仅仅能够近似真正的理想信号。事实上,由于一个DAC的步进输出导致了高频镜像,所以现代信号发生器同时实现了模拟滤波器和数字滤波器,以提供一个理想模拟信号的最佳近似。作为一个范例,一个未滤波处理的信号的时域信号如图4所示。


[+] 放大图片

图4。DAC的采样及保持输出

高频镜像是该采样及保持输出的结果。这些镜像的频率为每个采样频率的倍数加上或减去基频。因而,当生成一个被以100 MHz频率采样的20 MHz正弦曲线时,您会看到80 MHz、120 MHz、180 MHz和220 MHz等频率的图样。图5显示了该20 MHz正弦波的频域特性。

图5。一个20 MHz正弦波的频谱图样

正如该图所示,高频频谱镜像会使您正在生成的信号的频域产生失真。

NI信号发生器利用一个模拟滤波器和/或一个数字滤波器移除高频镜像。首先,一个数字有限冲激响应(FIR)滤波器对该信号进行插值处理以提高有效采样率。例如,一个20 MHz正弦波被以100 MS/s的采样率采样,然后四倍插值以达到400 MS/s的有效采样率。通过提高有效采样率,距离新的有效采样率最接近的频谱镜像如图6所示:

图6。一个经4倍插值的20 MHz正弦波的频谱图样

如图6所示,数字滤波处理(插值)无法完全消除频谱镜像。实际上,它仅仅将它们迁移至更高的频率。然而,许多信号发生器还使用了一个模拟滤波器。该模拟滤波器能够将这些频谱镜像衰减至噪声水平以下。该情形如图7所示,它显示了您应用了一个低通模拟滤波器之后的相同频域图形。

图7。一个经插值和模拟滤波器处理的20 MHz正弦波

如图7所示,这些频谱镜像已经下降到该设备的噪声水平以下。在此具体范例中,该模拟低通滤波器使得高频镜像衰减达60 dB之多。因此,该信号发生器能够生成一个更为精确逼近理想模拟信号的模拟信号。进而,您可以观测到经插值核滤波处理的信号的时域波形,如图8所示:


 

图8。一个20 MHz正弦波的时域图形

图8表明原先在时域内非常明显的各个阶梯信号都消失了。实际上,该输出看似一个纯净的正弦曲线。因而,插值与模拟滤波处理均有助于提升一个信号发生器的精确逼近一个模拟信号的能力。

6. 时钟

正如一个DAC的精度对于所生成信号的幅值精确度有重大影响一样,应用于该DAC的时钟也对所生成信号的频率精确度有重要影响。因此,一个精确的时钟机制的影响在一个信号的频域内是可测量的。现代信号发生器提供了多种时钟作用方式,使得DAC输出位于精确的频率并具有最小的时钟抖动。下列章节描述了各个时钟机制及其技术优势。

N倍分频

下分频(或N倍分频)时钟机制对一个信号发生器的时基分频以提供特定的频率。该组件利用一个压控晶体振荡器(VCXO)为该信号发生器生成一个基础高频时基。依靠该时基,N倍分频电路能够派生出符合该信号发生器时基的整除数的频率。例如,您可以将一个200 MHz的时基分割得到200 MS/s、100 MS/s、66.6 MS/s和50 MS/s等频率。

该N倍分频时钟机制由于提供了与采样时钟的最小抖动,故更为可取。然而,它也是最不灵活的时钟机制,因为有效采样率必须是该时基的严格的整除数。

高精度时钟

信号发生器的另一个可选的时钟机制是高精度时钟,它支持最精确的频率精度。利用该机制,派生一个高达最大采样率的采样时钟成为可能,即使它并不是基础时基的一个整除数。NI信号发生器利用该时钟机制派生出精度优于1 µHz的时钟。该时钟模式对于那些需要一个精确时钟频率的应用非常有用,而这在采用下分频时钟策略中是无法实现的。然而,高精度时钟机制将导致比N倍分频机制更多的时钟抖动。

直接数字合成(DDS)

NI函数发生器采用了一个称为直接数字合成的时钟机制。DDS通过首先将大量重复波形存储在一个有限的存储空间内进行工作。对于NI产品,一个波形(正弦波、三角波、方波和任意波形)的单个周期可以通过准确的16384个点表示并存储在存储器中。一旦该波形被存入存储器中,它可以在非常精确的频率点被生成。

注意,利用DDS的波形发生在根本上不同于任意波形发生,这一点非常重要。利用任意波形发生,波形的每一个采样被存储在存储器中并按顺序生成。利用DDS生成的信号的工作方式略有不同。使用这种工作方式,一个波形的单个周期被存储在存储器中。然而,在生成该信号时,DAC并没有生成该波形的每一个点。实际上,当生成一个精确的频率时,DAC忽略了信号生成过程中的采样,以得到期望的采样率,如图9所示:

图9。利用直接数字合成生成一个21 MHz的信号

DSS的实现需要一个查询表以确定在任何频率点准时生成的信号的相位。图10展示了基于直接数字合成的波形发生的模块。


 

图10。直接数字合成的功能模块

如图10所示,一个相位累加器比较采样时钟和期望频率,以使一个相位寄存器递增。其基本原理便是,DDS根据期望信号的瞬时相位选择合适的采样,使得在精确的频率点生成周期信号。通过利用214(16384)个点表示您的波形,您可以利用您的查询表来表示准确的16384个相位增量。凭借DDS,函数发生器能够在精确的频率点生成信号。事实上,利用48-位DDS,NI-5406提供了高于1 µHz的频率精度。

参考时钟

虽然该信号发生器利用一个采样时钟确定了新采样生成的时间,但是,一个参考时钟对于多个仪器的同步还是非常重要的。当使用参考时钟时,信号发生器能够通过一个锁相环(PLL)实现它的采样时钟与一个外部时钟的锁相。PLL是一个能够根据参考时钟对准采样时钟的相位的反馈电路(参见图11)。因此,通过在多台设备间共享同一个参考时钟,您可以实现这些采样时钟的同步,并对准所生成的信号。图11展示了一个基本PLL的模块框图。

图11,基本锁相环电路

正如该模块框图所示,PLL是一个对VCXO的相位进行控制的闭环控制系统。相位检测装置输出一个与两个输入信号的相位差成正比的电压。最后,环路滤波器调整振荡器时钟的相位以匹配参考信号的相位。因此,该参考频率与该采样时钟可以实现相位的精确匹配。

7. 连接与循环(波形发生引擎)

NI信号发生器利用高级SMC特性连接和循环波形分段。连接和循环可以分为两种生成模式,顺序模式和脚本模式。利用顺序模式,您可以利用存储在板上存储器内的顺序指令配置一个信号发生器,使其输出一系列预先定义的波形。另一方面,脚本模式甚至更为强大,因为您可以利用它创建一个动态波形序列,其中,信号发生器的输出取决于硬件触发器或软件触发器的状态。此外,脚本模式利用条件语句,如“如果/否则”,以实现分支波形序列。同时利用连接和循环模式,您可以配置该信号发生器,使其输出一个或多个具有标记符号或标记符号事件等特性的触发器信号。

顺序模式

在顺序模式下,您可以通过一个预先配置的序列生成一系列波形。此外,您可以实现各种触发模式以进入序列中的下一个波形。常见触发器模式包括单触发器、连续触发器、步进触发器和突发触发器。这里的每一个模式都在生成不同波形时,提供了不同的输出选项。例如,步进触发器模式描述如下。

在步进触发器模式下,您利用一个触发器步进通过一个顺序列表中的每一个波形。当您从发生会话开始时,第一个波形按照您在该步骤中所配置的次数循环。当该波形完成所设定的循环次数后,该波形的最后一个采样连续重复,直至接收到下一个触发信号。当接受到下一个触发信号,第二个波形被生成并按配置的次数迭代。重复这样的过程,直至最后一个配置波形被生成。此时,需要一个触发条件以再次启动该发生序列。该过程如图12所示。

图12。利用步进触发器模式排序

正如图12所示,该信号发生器在t0时刻(接收到第一个触发信号时)开始生成第一个波形。此外,它通过生成“波形0”持续循环,直至达到所配置的循环次数(在本例中为两次)。正如您可以从图12中观察到的,该信号发生器继续驱动“波形0”的最后一个采样,直至t1时刻接收到下一个触发信号。

脚本模式

虽然顺序模式支持一个信号发生器在接收到触发信号时输出一系列波形,但它自身也存在局限性。本质上,顺序模式要求您在信号发生开始前配置每一个步骤。为了配置一个动态脚本(这里的输出是因条件而定的),您必须使用一种称为脚本的更高级顺序形式。

脚本支持一个信号发生器根据系统中的硬件事件或软件事件动态输出一个波形序列。此外,由于其灵活性,它是最高级的波形控制特性。使用脚本,您不仅可以实现多个波形的连接和循环,还可以在配置脚本触发器后,生成一个以受测设备内部发生的事件为条件的波形。利用脚本触发器,脚本引擎动态地选择待生成的波形,这取决于特定触发信号线路的状态。

例如,考虑一个使用“重复直至”命令的脚本。利用该脚本,“波形1”被配置成重复直至脚本触发信号变为真。该脚本具体如图13所示。

图13。采用重复直至”命令的脚本范例

注意,“scriptTrigger0”被用作确定应当生成哪一个波形的变量。在此脚本中,该信号发生器首先生成“波形0”。该波形一旦生成,通过生成“波形1”循环并持续重复,直至“scripttrigger0”变为真。(请确定这两个变量是否相同)一旦该事件发生,该信号发生器在序列完成前生成“波形2”。该脚本所得到的输出信号如图14所示:


 

图14。使用“重复直至”脚本的信号发生器的输出

正如图14所示,该信号发生器持续生成“波形1”,直至“scripttrigger0”变为真。因而,利用脚本,您可以通过配置一个脚本触发器决定信号发生器的输出,从而生成动态波形

8. 触发信号与事件

为了实现与其他仪器的同步,SMC架构提供了标记符号事件和数据标记符号事件等特性。使用这些事件,您可以配置您的信号发生器,以生成控制其它仪器行为的输出触发信号。使用标记符号事件时,您可以配置高达1条(顺序模式)或4条(脚本模式)触发信号线路,以改变与一个配置的采样数同步的状态。相比之下,利用数据标记符号事件,您可以将高达四比特的模拟波形路由至高达四条触发信号线路。利用该类型的输出触发器,该触发器的状态嵌入在实际波形中。

标记符号事件

标记符号事件通过给定一个从波形起点的偏离量(以采样数目度量)进行表述。在顺序模式下,您可以为序列中的每个步骤配置一个标记符号事件。在脚本模式下,您可以在一个特定的波形中配置高达四个具有不同偏离量的标记符号。正如您在图15所看到的,与该标记符号相关联的触发信号线路,在生成第20个采样的同一个时钟边沿变为真。此外,您可以观测到,在此案例中,触发信号线路在采样时钟频率的40个周期内保持为真。

图15。标记符号事件输出的定时

注意,您可以利用属性节点采取多种方式配置该标记符号输出的行为。图15展示了该标记符号事件已被配置为一个采样时钟下的八周期脉冲。

数据标记符号事件

利用数据标记符号事件,您可以将高达四个波形数据比特作为一个数字信号输出至一条物理触发信号线路。例如,典型的信号发生器采用一个16-位DAC;每个采样时钟周期,16-位采样被发送至该DAC。然而,您也可以最多将每个采样的四个比特路由至物理触发信号线路。进而,您可以将这四个波形比特配置为一个数字波形,以实现与其他硬件的同步。虽然您可以选择任意四个比特,但是通常使用最低位的四个比特,以使对模拟输出的影响降至最低。图16显示了一个采用数据比特标记符号的信号的定时框图。

图16。一个波形的按位表示

图16显示每个16-位采样的最低四个比特已被突出标记。利用该数据标记符号事件,您可以将这些比特中的每一位作为一个数字信号直接路由至一个触发信号线路。

总结

现代信号发生器利用SMC架构支持复杂、精确的模拟信号的生成。因此,信号发生器能够生成多种信号,并为一系列广泛的应用服务。

关键字:信号发生器  架构  模拟输出  高级特性 引用地址:信号发生器的架构——从模拟输出到高级特性

上一篇:您是否考虑过在测试系统中使用模块化示波器?
下一篇:选择数字化仪/示波器需要考虑的10个方面

推荐阅读最新更新时间:2024-03-30 23:25

Home.Net模型/架构研究
摘要:通过分析信息家电、家用电脑、家居网络的现状与未来发展趋向,提出Home.Net模型/架构体系,并从硬件平台与软件平台方面详细地论述该模型/架构体系。主要希望能够在信息化时代,就如何构造家居网络信息平台,更有效地管理家居信息电器,实现家居信息资源共享方面提出新的思路、新的观点。关键词: 关键词:Home.Net 模型/架构 信息家电 网络体系 一、问题提出   1.信息家电与嵌入式系统    技术是应用科学之母。过去,人们的视野局限于PC、服务器、交换机、路由器等;近来,在硬件设备功能日益增强、价格越来越便宜的情况下,人们开始注意到技术如何与家居生活更贴近的问题。1999年底,所谓的信息家电吸引了人们的目光,特别是那些国内家电企
[嵌入式]
确立三大事业架构 研华2013年目标成长15%
有鉴于工业计算机(IPC)产品的应用领域相当广泛,导致长期以来业者对于市场划分多半是依照产品种类或区域进行划分,为了聚焦产业发展趋势,IPC龙头研华科技近期再度进行事业群重整,将旗下事业群依据客户属性区分为以系统整合商、设备制造商,以及智能生活自动化为主的3大事业群。   而在事业群重整之后,结合2013年全球市场的回温,对2013年的营收及获利均持正面看法,认为在美洲与大陆市场的带动下,研华不但在2013年能有2位数的成长空间,并许下未来5年内集团整体营收将以达到20亿美元的规模为目标。而市场则认为,以研华在产业发展上的领导性,2013年营收可望有15%的成长空间。   对于事业群的重新调整,研华总经理何春盛指出,先前研
[工业控制]
Intel发布服务器数据中心独立显卡,集成Xe LP架构,单卡四芯
Intel今天正式发布了其首款面向服务器数据中心的独立显卡,代号SG1,正式名称就简单直接地叫做“服务器GPU”(Server GPU),基于Xe LP低功耗微架构,专为高密度、低时延的安卓云游戏、流媒体服务而设计。 这也是Intel的第三款Xe LP架构独立显卡产品,此前已有面向轻薄本、台式机的Iris Xe MAX(代号DG1),Tiger Lake、Rocket Lake 11代酷睿处理器也都集成Xe LP架构的核芯显卡。 Intel强调,随着世界进入到数十亿智能设备的时代,数据量正在呈指数级增长,必须将重心从单独的CPU,转移到跨CPU、GPU、FPGA和其他加速器的混合架构,也就是“XPU”愿景。
[嵌入式]
Intel发布服务器数据中心独立显卡,集成Xe LP<font color='red'>架构</font>,单卡四芯
汽车域控制器架构和OTA的心脏:网关的四大豪门(下)
2011年德州仪器推出J6系列座舱芯片,至今大众、奥迪、宝马、奔驰还在使用J6,2017年德州仪器开始设计J7系列芯片,德州仪器对数字处理器芯片一直兴趣不高,模拟器件才是德州仪器的主要利润来源,模拟器件最低75%以上的毛利率让德州仪器在设计数字芯片时也尽可能地降低成本。不采用ARM的先进核心IP,扩大应用面及提高出货量是降低成本的主要方法。 J7系列即TDA4X,针对ADAS、自动泊车、深度学习、网关、边缘计算、DMS、CMS等均有对应的产品。 图片来源:互联网 J7系列内部框架图,基本涵盖了所有运算资源。J7的异构运算体系,初代J7即TDA4VM一般只有两个A72内核,下一代TDA4AM拥有四个A72内核,再下一代
[汽车电子]
汽车域控制器<font color='red'>架构</font>和OTA的心脏:网关的四大豪门(下)
移动市场利润下滑,TI寄希望于模拟技术
  以移动电话芯片业务而闻名的德州仪器(Texas Instruments Inc.)公司开始开发模拟和嵌入式芯片来促进公司发展,希望它们五年内能为公司带来75%的收入。   TI在年度分析师会议上,设定了雄心勃勃的模拟和嵌入式芯片发展目标,这些芯片广泛应用于消费电子和工业产品等各类产品。但TI没有说明无线领域的发展目标,无线领域曾是TI的投资者们的主要关注点。   目前嵌入式芯片销售占TI收入的10%,而模拟芯片占收入总额的40%。“未来五年模拟业务每年将以20%的速度增长,最后将占据TI全部收入的60%,”首席执行官Rich Templeton在网络播放会议上透露。他指出,TI作为模拟芯片的领跑者,目前仅占据13%的市场
[焦点新闻]
AMD计划2008年第四季度推45纳米处理器
6月25日消息,据台湾媒体报道,在AMD近日更新的台式机处理器规划蓝图中,45纳米技术的导入时间已正式敲定2008年第四季度。 根据此前外电消息,AMD早在2003年下半年就公布了有关45纳米的规划,当时预计最早在2007年推出45纳米处理器。AMD最新台式机处理器规划显示,采用45纳米技术四核AM3处理器Deneb将于2008年下半年第四季度推出。 据悉,首批上市的AM3处理器将分为玩家级FX版本及普通版本。AMD随后将推出45纳米双核AM3处理器Propus、Regor及单核处理器Sargas等产品,并预计45纳米处理器将于推出后的半年内超过65纳米产品出货量,并顺利完成过渡。 根据英特尔方面的计划,其45纳米产品将于20
[焦点新闻]
CSR推互联网收音机参考设计,材料成本低于15美元
全球领先的蓝牙连接及无线技术提供商CSR公司(伦敦证券交易所:CSR.L)日前推出了RadioPro,这是一款Wi-Fi互联网收音机参考设计,它基于CSR公司的UniFi单芯片Wi-Fi技术。RadioPro无需PC即可通过Wi-Fi提供互联网无线电广播,并通过一个专门的互联网无线电广播门户网站支持10,000多个无线电台。CSR公司RadioPro的材料成本(BOM)低于15美元,是当前成本最低的互联网收音机解决方案,另外其软件还具备可升级的优势。CSR公司的RadioPro已经被众多领先客户所采用,采用RadioPro的收音机产品将在圣诞节前上市销售。 英国广播收听率评定机构RAJAR公司发布的数据显示,仅2007年3月份,英
[新品]
绿色基站两极化 新思维决定新架构
  推出了太阳能GSM基站的印度企业VNL近一段时间以来都是舆论的焦点:巴塞罗那移动通信世界大会(WMC2010)上,GSM协会将“绿色产品及项目奖”颁给了它;去年12月,美国《时代》周刊将其创始人兼董事长评选为“年度技术先锋”……    VNL 的成功在于它推出了低成本、低功耗、易装卸的“微电信”基站。基站是移动通信网络中的耗能大户,新能源在基站中的使用方便了移动通信到达偏远地区。但同时,随着移动宽带在城市地区的率先发展,基站数量的大量增加和服务器的大量使用将持续提高通信设备的用能,城市通信设备如何提高用能效率也是一个必须重视课题。一个是针对少量用户的偏远地区,一个是针对海量用户的城市网络,绿色基站的“两极化”发展道路上,时
[电源管理]
小广播
添点儿料...
无论热点新闻、行业分析、技术干货……
最新测试测量文章
换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved