时钟的抖动及相噪分析

发布者:平章大人最新更新时间:2019-10-28 来源: eefocus关键字:时钟  抖动  相噪分析 手机看文章 扫描二维码
随时随地手机看文章

  抖动测量一直被称为示波器测试测量的最高境界。传统最直观的抖动测量方法是利用余辉来查看波形的变化。后来演变为高等数学概率统计上的艰深问题,抖动测量结果准还是不准的问题就于是变得更加复杂。时钟的特性可以用频率计测量频率的稳定度,用频谱仪测量相噪,用示波器测量TIE抖动、周期抖动、cycle-cycle抖动。


  但是时域测量方法和频域测量方法的原理分别是什么? TIE抖动和相噪抖动之间的关系到底是怎么推导的呢? ScopeArt先生就常遇到类似的问题,为此,特向本文作者主动邀稿。 作者是高人,但很低调。他为此文花费了很多时间,最终奉献给大家的这篇文章很干货。希望对仍然纠结在抖动的迷雾中的朋友们有所启发。


  抖动是衡量时钟性能的重要指标,抖动一般定义为信号在某特定时刻相对于其理想位置的短期偏移。这个短期偏移在时域的表现形式为抖动(下文的抖动专指时域抖动),在频域的表现形式为相噪。本文主要探讨下时钟抖动和相噪以及其测量方法,以及两者之间的关系。


  1、抖动介绍

  抖动是对时域信号的测量结果,反映了信号边沿相对其理想位置偏离了多少。抖动有两种主要成分:确定性抖动和随机抖动。确定性抖动是可以重复和预测的,其峰峰值是有界的,通常意义上的DJ是指其pk-pk值;随机抖动是不能预测的定时噪声,分析时一般使用高斯分布来近似表征,理论上可以偏离中间值无限大,所以随机抖动是没有峰到峰边界的,通常意义上的RJ指标是指其RMS值,可以根据其RMS值推算其在一定误码率时的值。目前最常用的分析方法是使用双狄拉克模型。该模型假定概率密度函数两侧的尾部是服从高斯分布的,高斯分布很容易模拟,并且可以向下推算出较低的概率分布。总抖动是RJ和DJ概率密度函数的卷积。

    

 

  但是,业界对于高斯分布能否精确地描绘随机抖动直方图的尾部还存在争议。真正的随机抖动是遵守高斯分布的,但实际的测量中多个低幅度的DJ会卷积到一个分布函数,这导致测量出的概率密度分布的中心接近高斯分布,而尾部却夹杂了一些DJ。所以,真正的RJ可能只占高斯模型的抖动的一部分,测量中RJ可能被放大了,同时总抖动也会被放大。


  2、抖动测量

  时钟抖动通常有三种测量方法,对应于TIE(Time Interval Error 时间间隔误差)、period(周期抖动)和Cycle-Cycle(相邻周期抖动)三种抖动指标。


  TIE抖动(时间间隔误差),以被测时钟沿与理想时钟沿之间的时间差为样本,即以图中的TIEn为样本,通过对很多个样本进行统计分析,表征时钟沿与理想时钟沿偏离值的变化、分布情况,如下图所示:

    

 

  Period Jitter(周期抖动),以时钟信号的周期做样本,即以图中的Pn做样本,通过对很多个样本进行统计分析,表征时钟信号周期Pn的变化、分布情况,对于保证数字系统中的建立保持时间规范很有意义。如下图所示:

    

 

  Cycle-Cycle Jitter(Cycle-Cycle抖动),以时钟信号相邻周期的差值做样本,即以图中的Cn做样本,通过对很多个样本(1K~10K)进行统计分析,表征时钟信号相邻周期变化值的变化、分布情况,一般用于需要限制频率突变的场合。如下图所示:

    

 

  TIE、Jperiod和Jcycle-cycle三种抖动指标之间的关系如下:

  TIE的微分可以得到周期抖动。

    

  

 

  其中,Δtpn为周期抖动, tn为实际周期,T0为理想周期,ΔtIEn为TIE抖动。

  周期抖动(period jitter)的微分可以得到cycle-cycle jitter。

    

  

 

  其中,Δtcn为周期抖动, tn为实际周期,Δtpn为周期抖动。

  三者的关系可以用下图表示:

    

 

  3、相噪介绍

  相位噪声反映的是单载波信号的频谱纯度,如果没有相位噪声,信号的所有功率都应集中在其振荡频率f0处(下图左Carrier),这个理想信号用Asin(ωt)表示。由于存在相位噪声(下图左Noise),相当于在理想信号上调制了一个Φ(t)相位信号,此时整个信号表示为Asin(ωt+Φ(t))。在频谱上体现为一部分功率扩展到相邻的频率中去,形成边带(下图右)。相噪定义为单边带某一给定偏移频率fn处1Hz带宽内的功率Pn与信号总功率Ps比值的对数,即 10lg(Pn/Ps),相噪以dBc/Hz@fn为单位来表示。这里dBc的含义是某频点功率与信号总功率的比值(下图右),对应于时钟相位偏移与时钟周期的比值。

    

 

  4、相噪测量

  相噪测量一般使用相噪仪进行,由于技术发展,现在相噪仪不仅可以测量相噪,还可以分析电源等其它信号的噪声,所以相噪仪也称为信号分析仪。相噪仪的原理与频谱仪类似,但是更加精密,并增加了一些特定的分析功能,因此使用频谱仪也可以粗略地测试相噪。相噪仪测试相噪有多种测量方法,但使用最广泛的还是频谱分析法和鉴相法这两种测量原理。


  4.1 频谱分析法

  频谱分析法是对时钟信号进行频谱分析,先测量信号总功率Ps,再测量某一偏移频率出的功率Pn,再经过计算便可得到该被测时钟的单边带相位噪声。频谱分析法是一种简单直接的相噪分析技术,适宜于测量漂移较小但相位噪声相对较高的信号;但是频谱分析法不能分辨出调幅噪声和相位噪声,测试波形不太完美的时钟信号相噪时会存在较大误差;另外由于频谱仪的动态范围和最小分辨带宽的限制,测量精度受限。


  4.2 鉴相法

  鉴相法采用外差混频方式将被测时钟信号转化至中频,在中频用一个锁相环提取出被测时钟信号的载波信号,再将该信号与被测信号正交鉴相,从而提取被测时钟信号的相位噪声Φ(t) ,处理后得到频域相噪SΦ(f) ,进一步积分可以得到L(f) ,L(f)对应于RMS相噪。鉴相法的优点是动态范围大,相噪电平采用低噪放大器提高灵敏度,并且可以分辨调幅噪声和相位噪声。

    

 

  另外,鉴相法还可以进一步增加互相关技术来增加灵敏度。互相关技术是将两路鉴相法组合起来,对其输出信号执行互相关操作。待测时钟的噪声通过每路通道仍然是相关的,不受互相关影响;每路通道内部产生的噪声是不相关的,被互相关操作抑制。引入互相关技术后无需特别精密的器件就可以实现更高的测量灵敏度。


  5、抖动与相噪分析及转换

  5.1 相噪转化为抖动的计算

  相位噪声到抖动的转化,可以有如下的公式推导。

  频率f1到f2的相噪频谱积分可得到相噪Φ(t)的RMS值的平方(RMSΦ(t))2:

    

  

 

  其中,SΦ(t)为相噪频谱,L(f) 为积分后的相噪。由于相噪曲线为不规则曲线,运算量很大,实际测量时该积分运算由仪器完成。

    

 

  总的信号可以表示为以下函数:

    

  

 

  其中C(t)表示总的信号,Φ(t)表示调制其上的相位噪声。将Φ(t)与周期/频率结合起来可以得到TIE抖动的表示为:

    

  

 

  另有,TIE抖动的RMS值为:

    

  

 

  其中,L(f)是关心频段内相噪的积分。

  从下面的测量可以得到10Hz到30MHz的积分相噪是-51.5dBc,以该测量为例计算:

    

  

 

  UI=1/999.999992MHz≈1ns

  RMS JTIE=3.763mrad*1ns/2π=0.215° *1ns/360°=0.5972ps

    

 

  5.2 相噪与抖动测量值的比较

  下面四幅图分别是时域的TIE、Jc-c、Jperiod和频域的相噪,可以看到四个测量值有很大的差异,原因可能有以下几点:

  • 相噪测试时设定了具体的积分带宽,这个带宽一般在几十兆Hz以内。而时域抖动测试并没有带宽限制,其带宽限制只取决于示波器仪器本身;

  • 仪器在测量过程中引入噪声,这里示波器的底噪大于相噪仪,引入的噪声会更大些;

  • 相噪仪只是观察到每一个时刻的噪声,示波器可以累积观察一段时间的噪声;

  • 相噪测试时以输入信号本身的频率作为基频,忽略了信号的频偏;而示波器测量TIE时会以理想时钟作为参考。


  6、小结

  抖动测量就像是盲人摸象,每种方法都有其局限性。工程师需要深入了解系统的抖动的要求,以及各种抖动测量技术的原理和优劣,根据需要选择合适的抖动测量评估方法。


关键字:时钟  抖动  相噪分析 引用地址:时钟的抖动及相噪分析

上一篇:如何用模拟偏置实现Pico示波器分辨率最大化
下一篇:示波器的LIN、CAN和FlexRay串行总线调试

推荐阅读最新更新时间:2024-11-08 13:15

AT89S51单片机的内部时钟电路设计
时钟电路用于产生AT89S51单片机工作时所必需的控制信号。AT89S51单片机的内部电路正是在时钟信号的控制下,严格地按时序执行指令进行工作。 在执行指令时,CPU首先到程序存储器中取出需要执行的指令操作码,然后译码,并由时序电路产生一系列控制信号完成指令所规定的操作。CPU发出的时序信号有两类,一类用于对片内各个功能部件的控制,用户无需了解;另一类用于对片外存储器或I/O口的控制,这部分时序对于分析、设计硬件接口电路至关重要,这也是单片机应用系统设计者普遍关心和重视的问题。 时钟电路设计 AT89S51单片机各功能部件的运行都以时钟控制信号为基准,有条不紊、一拍一拍地工作。 因此,时钟频率直接影响单片机的速度,时钟
[单片机]
AT89S51单片机的内部<font color='red'>时钟</font>电路设计
实时时钟DS1302程序列子
/*********************************************************************/ /* 实时时钟模块 时钟芯片型号:DS1302 */ /*/ /*********************************************************************/ sbit T_CLK = P2^7; /*实时时钟时钟线引脚 */ sbit T_IO = P1^4; /*实时时钟数据线引脚 */ sbit T_RST = P1^5; /*实时时钟复位线引脚 */ /******************************************
[单片机]
ds1302时钟-AVR程序代码
#include #include DS1302.h #include void ds1302_init(void) { PORTX=0x00; DDRX=0x07; } void write_ds1302_byte(unsigned char dat) { unsigned char i; for(i=0;i 8;i++) { SCK=0; IO_out=dat&0x01; dat=dat 1; SCK=1; } } void write_ds1302(unsigned char add,unsigned char dat) { RST=1; delay_u
[单片机]
瑞萨低抖动时钟发生器IC问市,高性能,更灵活,更稳健
全球半导体解决方案供应商瑞萨电子集团宣布,推出低抖动9SQ440时钟发生器IC,该产品专为高性能计算和数据中心应用的下一代英特尔平台设计。作为瑞萨PCIe丰富产品线的最新产品,9SQ440是业界首款符合CK440Q标准的服务器时钟发生器。9SQ440针对英特尔CK440Q规范和未来Intel® Xeon®处理器的要求而开发,为客户提供灵活、稳健、高性能的合成器,以应对PCIe Gen5的设计挑战。 客户可将9SQ440与瑞萨丰富的PCIe时钟解决方案(包括PCIe Gen5时钟缓冲器)、基础设施电源和智能功率级(SPS)产品结合使用,从而满足完整数据中心解决方案的需求。 瑞萨电子物联网及基础设施事业本部数据中心事业部
[嵌入式]
瑞萨低<font color='red'>抖动</font><font color='red'>时钟</font>发生器IC问市,高性能,更灵活,更稳健
GPS时钟系统在综自变电站中的应用
  近几年来,随着变电站自动化水平的提高,在综自变电站中计算机监控系统、微机保护装置、微机故障录波装置以及各类数据管理机得到了广泛的应用,而这些自动装置的配合工作需要有一个精确统一的时间。当电力系统发生故障时,既可实现全站各系统在统一时间基准下的运行监控和事故后故障分析,也可以通过各保护动作、开关分合的先后顺序及准确时间来分析事故的原因及过程。随着电网的日益复杂、装机容量的提高和电网的扩大,提供标准时间的时钟基准成为电厂、变电站乃至整个电力系统的迫切需要,时钟的统一是保证电力系统安全运行,提高运行水平的一个重要措施,是综自变电站自动化系统的最基本要求之一。   一.GPS时钟系统的优越性   变电站采用不同厂家的计算机监控
[嵌入式]
瑞萨扩展FemtoClock时钟产品阵容适用高性能通信与数据中心
瑞萨电子扩展FemtoClock时钟产品阵容适用于高性能通信与数据中心 FemtoClock2产品家族时钟产品具备业界超低功耗和超低75fs抖动,可简化设计 2021 年 4 月 27 日,日本东京讯 - 全球半导体解决方案供应商瑞萨电子集团今日宣布,面向数据中心、服务器和网络基础设施领域推出抖动低于100fs的全新“使用点”时钟解决方案,以扩展瑞萨时钟解决方案。全新FemtoClock2产品家族包括超低抖动时钟发生器和抖动衰减器,采用4mm x 4mm小型封装,可为新一代高速互连设计配置经济且简单的时钟树。 FemtoClock2可提供达64fs RMS的超低抖动性能,使客户能够轻松满足新交换机或路由器设计对新一代
[电源管理]
瑞萨扩展FemtoClock<font color='red'>时钟</font>产品阵容适用高性能通信与数据中心
51单片机时钟汇编程序
终于到了 感动ing...自己也可以DIY一个电子时钟了。 电路板和原件要另外找,南宁市的电子元件稀少得真难找啊,弄好后焊接,看来要找个好点的焊台,这样焊接电路时比较方便。 电路如下: ;简单的89C2051时钟程序 ;显示方式为.12:34之12小时制 ;P1口输出段数据,P3口输出位数据 ;P1.7为秒点,P3.7为PM输出 ;P3.4校时,P3.5校分 ;晶振12MHz flash equ 31h sec equ 32h ;定义秒存储位置 min equ 33h ;定义分存储位置 hour equ 34h hourk bit p3.4 ;调时按钮 mink bit
[单片机]
理解时钟抖动对高速ADC的影响
对高速信号进行高分辨率的数字化处理需审慎选择时钟,才不至于使其影响模数转换器( ADC )的性能。借助本文,我们将使读者更好地理解 时钟抖动 问题及其对高速ADC性能的影响。 我们将以凌力尔特(LTC)最新推出的高性能16位、160Msps的ADC LTC2209为例进行说明。LTC2209具有77.4dB的信噪比(SNR),100dB 基带无寄生动态范围(SFDR)。 与当今市场上的许多高速ADC一样,LTC2209也使用采样-保持(S&H)电路,该电路本质上是对ADC输入的点取(Snapshot)。当采样-保持开关闭合后,ADC输入网络被连至采样电容。在开关打开的那一刻(1/2时钟周期后),采样电
[模拟电子]
理解<font color='red'>时钟</font><font color='red'>抖动</font>对高速ADC的影响
小广播
最新测试测量文章
换一换 更多 相关热搜器件

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved