PLL频率合成器的噪声底值测量

相位噪声是无线应用频率合成器的一个关键性能参数。调相蜂窝系统（如PHS，GSM和IS-54）的RF设计为员需要低噪声的本地振荡器（LO）或频率合成器单元。在调相系统中，合成器的综合相位噪声会影响收发器的RMS相位误差。频率开关时间和基准寄生抑制对调制解调器数字标准来说也是关键参数。在锁定条件下，较窄的环路滤波器带宽将降低综合相位噪声，但增加PLL（锁相环）锁定时间。本文描述对合成器所产生的锁相环噪声进行量化的标准测量技术。

相位噪声频谱

单边带相位噪声是任何频率控制系统的关键性能参数。边带噪声可变换成相关的频带，并降低系统灵敏度。PLL噪声特性的典型图示于图1。当用频谱分析仪时，频谱的两边无疑是相同的。对于大多数系统来说，综合相位噪声不是"苹果对苹果"比较、因为这在很大程序上取决于分频器比、环路滤波器带度和PLL的阻尼或相位余量。频谱峰值和环路带宽是环路带宽的函数，而"环路内"的噪声通常正比于分频器比。3dB环路带宽之外的噪声下降很快，对综合噪声不会有重大影响。

相位/频率比较器的功能是调节VCO上的电压，直到反馈信号的频率（和相位）与基准信号的频率相匹配为止。当这种"锁相"条件存在时，VCO的频率将是比较频率的N倍，这是N是可编程VCO分频比。假定出现在相位检测器输入端的任何噪声都被乘以NN并且出现在PLL的环路内。这通常是合成器分频器噪声和相位检测器噪声。显然，这是对PLL噪声特性的过于简化，但确实是使相噪声测量规范化的一种方案。

相位噪声底值测量

我们所考虑的基本锁相环配置示于图3。PLL由下列单元组成：一个高稳定度晶体基准振荡器，一个频率合成器（如National Semiconductor LMX2332TM)，一个压控振荡器（VCO）和一个无源环路滤波器。所用的晶体基准是10MHz信号，来自频谱分析仪，在大约+7dBm或1.42Vpp外。此测试所用的VCO是ALPS URAE8x934VCO，调谐常数为27MHz/V，锁相在900MHz。由于采用相当宽的环路滤波器带宽（对对N=4500为15kHz），所以基准频率能从30kHz变化到400kHz而不必改变元件数值，而且能保持环路的稳定性。相位噪声测量是在150Hz偏频下进行的，这可保证数据是在曲线"环路内"平坦部分。对于每次测量在1kHz范围至少取20次视频平均值。为了符合标准相位噪声底值因数，其频谱分析仪测量必须按dBc/Hz来规范化，即减去10log分辨率带宽。然后减去20logN，噪声就与相位检测器的输入有关了。不考虑来自频谱分析仪的任何误差，我们得到：

相位噪声值=来自频谱分析仪的相位噪声-10log（频谱分析仪分辨率带宽）-20logN

结语

图2示出LMX2332A的相位噪声底值与相位检测器频率的关系图。这表明相位噪声底值不只低赖于分频器比N。对于900MHz VCO频率和30kHz通道间距，其相位噪声底值小于-169dBc/Hz。