基于DSP和ADS8364的高速数据采集处理系统

发布者:闪耀星空最新更新时间:2007-05-15 来源: 控制工程网关键字:FIFO  存储  前端  数字 手机看文章 扫描二维码
随时随地手机看文章

随着现代科学技术的发展和计算机技术的普及,高速数据采集系统已应用于越来越多的场合,如通信、雷达、生物医学、机器人、语音和图像处理等领域。本文介绍的数据采集处理系统采用CPLD控制ADS8364完成数据的A/D转换,转换后的数据预先存储到FIFO中,再经DSP进行前端的数字信号处理后,通过USB总线传给上位机,并在上位机上进行存储、显示和分析等。该系统完全可以满足信号采集处理对高精度及实时性的要求。

  1 系统原理

数据采集处理系统主要由前端信号调理电路、ADC芯片ADS8364、CPLD芯片EPM3128A、DSP芯片TMS320F2812、USB芯片CY7C68013及其外围电路组成。系统原理框图如图l所示。

系统主要完成的任务为:DSP接收上位机通过USB总线发送的命令,完成系统工作参数的设置,并通过模拟地址/数据总线与CPLD进行通信,向CPLD发送控制命令;对外部的多路模拟量输入进行信号调理,在CPLD控制下进行单通道或多通道A/D转换,将采集到的数据存储在一片FIFO芯片中;当FIFO中存储的数据半满时,对DSP产生一个中断信号,DSP收到此中断信号

后,取出FIFO中的部分数据,进行前端数字信号处理,将处理完毕的数据通过USB总线传给上位机;上位机实现各种图形界面操作和后端信号处理,对所采集的信号进行分析。系统可对输入的多路模拟信号进行同步采样,这就使得采集到的数据不仅含有模拟信号的幅度特性,同时还保持不同模拟信号之间的相位差异;采样频率可以预置,以适应不同速率的采样要求。

  2 系统硬件

系统硬件包括信号调理模块、A/D转换模块、DSP处理器模块、CPLD逻辑控制模块以及USB通信模块。

  2.1 信号调理模块的设计

外部的多路模拟量输入信号往往是微弱的传感器信号,信号的幅值较小,为了方便且不失一般性,假定其幅值范围为O~25mV。ADS8364待转换的模拟输入电压范围应保持在AGND-0.3V和AVDD+O.3V之间。这里选用低功率变增益仪表放大器INAl29对模拟量输入信号进行调理放大,将其放大为0~5V之间。

INAl29是BURR-BROWM公司的一种小功率通用仪表放大器,具有优异的精度和很宽的带宽,在增益高达100时,带宽达200kHz。它可用单一外部电阻器调节其增益,调节范围为l~10000,其放大倍数计算公式为:

从而使放大输出电压在O~5V之间。信号调理模块原理图如图2所示。

  2.2 A/D转换模块的设计

该模块采用了TI公司的高速、低功耗、六通道同步采样模/教转换器ADS8364,它采用+5V工作电压,其6个模拟输入通道分为三组(A,B和C),每组都有一个ADCs保持信号(HOLDA,HOLDB和HOLDC),用来启动各组的AID转换,6个通道可以进行同步并行采样和转换。ADS8364采用具有80dB共模抑制能力的全差分输入通道,将其REFin和REFout引脚接到一起,为差分电路提供2.5V的参考电压。这里模拟量采用单端输入,将-IN端接共模电压2.5V,+IN端接前端信号调理模块的输出。


ADS8364的时钟信号由外部提供,最高频率为5MHz,对应的采样频率是250kHz。这里由CPLD提供时钟信号,主要是考虑到CPLD可以灵活地改变时钟频率,进而改变系统的采样频率。A/D转换完成后产生转换结束信号EOC。将ADS8364的。BYTE引脚接低电平,使转换结果以16位的方式输出。地址/模式信号(A0,Al,A2)决定ADS8364的数据读取方式,可以选择的方式包括单通道、周期或FIFO模式。将ADD引脚置为高电平,使得读出的数据中包含转换通道信息。考虑到数据采集处理系统的采样频率一般较高,如果用DSP直接控制ADS8364的访问,将占用DSP较多的资源,同时对DSP的实时性要求也较高。因此在本系统设计中,用CPLD实现ADS8364的接口控制电路,并将转换结果存储在FIFO芯片中,用DSP实现FIFO芯片的输出接口。

DSP、CPLD、ADS8364及FIFO之间的接口设计如图3所示。

  2.3 DSP处理器模块的设计

DSP主要负责与USB通信模块交换数据、以模拟地址/数据总线的方式与CPLD通信,实现对数据采集的控制,完成与FIFO芯片的输出接口以及对采样后的数据进行前端数字信号处理(FIR低通滤波)。这里选用TI公司的32位定点DSP TMS320F2812 (以下简称F2812),它采用1.8V的内核电压,具有3.3V的外围接口电压,最高频率150MHz,片内有18K字的RAM,128K字的高速Flash。

  2.4 CPLD逻辑控制模块的设计

在该数据采集处理系统中,CPLD是一个重要的组成部分。由CPLD组成的逻辑控制模块接收DSP传送过来的动作命令,控制A/D转换模块进行数据采集,并提供对FIFO的接口时序,实现转换数据的存储。这里选用Altem公司的EPM3128A芯片,它共有128个宏单元,2500个可用门。

CPLD作为一个单独的控制执行结构.通过编写相应的Verilog HDL代码,即可生成相应的操作电路,实现对各种输入信号的锁存、判断和处理以及对各种命令信号的执行和输出信号的控制。

  2.5 USB通信模块的设计

这里选用CYPRESS公司的EZ-USB FX2系列中的CY7C68013作为USB通信控制器芯片,它内含增强型8051微控制器,支持USB2.0传输协议,同时也向下兼容USBl.1规范。该芯片把USB2.0收发器、SIE(串行接口引擎)、增强型8051微控制器、I2C总线接口以及GPIF(通用可编程接口)集成于一体。CY7C68013提供了SlaveFIFO和GPIF两种接口模式,Slave FIFO模式是从机模式,外部控制器可以像对普通FI
FO存储器一样对FX2的多层缓冲FIFO存储器进行读写;GPIF模式是主机模式,可以由软件设置读写的控制波形,灵活性很大。这里采用的是Slave FIFO模式。

  3 系统软件设计

系统软件设计包括DSP程序设计、USB固件程序设计、USB驱动程序设计和上位机应用程序设计。

  3.1 DSP程序设计

DSP编程的主要任务是初始化、管理板上的资源和实现前端数字信号处理的算法。这里以TI公司提供的功能强大的CCS(Code Composer Studio)为集成开发环境。系统上电复位后。首先完成F2812自身的初始化,包括配置RAM块,设置I/O模式、定时器模式、中断等;然后程序进人循环状态,等待USB及FIFO的中断。F2812主程序流程图如图4所示。


在F2812的程序存储器中存储常用的数字信号处理算法,F2812在收到上位机通过USB总线发送的控制信息后,在中断函数中选择某种处理算法,同时向CPLD发出动作命令,控制A/D转换模块完成信号的采集并将采集到的数据存入FIFO中。当FIFO中数据达到半满时,向F2812提出中断申请,F2812响应此中断,在中断函数中实现对部分采样数据的读取,在主循环程序中根据上位机选定的处理算法完成数据的前端处理,然后将数据打包,通过USB总线传输给上位机。对于常用的数字信号处理算法在DSP上的实现,这里不再赘述。

  3.2 USB固件程序设计

固件负责辅助硬件让设备双向交换数据,其主要功能是:接收并处理USB驱动程序的请求及应用程序的控制指令。CYPRESS公司针对EZ-USB FX2系列芯片给出了一个Firmware库和Firmware框架(Frame Works),均采用Kei C5l开发。Firmware库提供了一些常量、数据结构、宏定义、函数来简化用户对芯片的使用。用户只需要在源程序中包含进fx2.h、fx2regs.h和fx2sdly.h,并且把Ezusb.1ib和UsBJmpTB.obj添加进项目即可。Firmware框架实现了初始化芯片、处理USB标准设备请求以及挂起状态下的电源管理等功能。该框架无需添加任何代码,将编译后产生的*.hex文件载入芯片就能与主机进行基本的USB通信,只是不能完成特定的任务。在本系统中,需要选择适当的传输方式,添加需要使用的端点(Endpoint),在框架预留的地方(如TD_Init()、TD_Poll()等函数中)添加初始化代码和完成特定功能的代码。

USB共有四种数据传输方式:控制传输、中断传输、块传输及同步传输,本系统中使用了控制传输和块传输。控制传输主要用来完成主机对设备的各种控制操作,即用来实现位于主机上的USB总线驱动程序以及编写的功能驱动程序对设备的各种控制操作;块传输主要用来完成主机和设备间的大批量数据传输以及对传输的数据进行错误检测(支持“错误重传”功能)。

  3.3 USB驱动程序设计

CYPRESS FX2开发包中提供了一个通用的设备驱动程序Ezusb.sys,可用于基于EZ-USB FX2系列的芯片,能够完成基本的USB通信任务。本系统设计中,利用DDK对上述驱动程序进行了修改,将不常用的函数删除,同时添加了自己定义的函数。

  3.4 上位机应用程序设计

上位机应用程序主要实现与数据采集处理系统间的USB通信、向系统发送控制命令以及接收系统传送过来的数据并进行存储、处理与显示。在Win32系统中,各个设备被抽象为文件,应用程序通过文件操作API函数实现与驱动程序中某个设备的通信。USB通信常用的API函数有;CreateFile(),WriteFile(),ReadFile(),DeviceloControl(),CloseFile()等。在应用程序中,只需将上述函数添加到相应的功能模块中便可完成应用程序对USB设备的打开、读、写等操作,从而实现两者的通信。采用LabVIEW语言实现USB通信及仪器界面,而对于后端的信号处理算法则在VC++环境下实现并生成动态链接库文件(*.d11),方便LabVIEW的调用。图5为上位机上层应用程序的流程图。


本文将TMS320F2812与ADS8364相结合,设计了一套数据采集处理系统。该系统采用uSB总线与上位机通信,充分发挥了USB2.O方便、快捷的优点;考虑到对实时性的要求,将某些特定的数字信号处理算法(如FIR滤波、快速FFT等)放到数据采集处理卡上由DSP快速完成。该系统采集精度高,速度快,并可同时采集多路信号。实践证明,该数据采集处理系统可适用于高精度、实时性信号的数据采集和处理,具有广泛的实用价值。

关键字:FIFO  存储  前端  数字 引用地址:基于DSP和ADS8364的高速数据采集处理系统

上一篇:一种基于DSP的视频图像压缩系统的设计
下一篇:基于CPCI总线架构设计的实时图像信号处理平台

推荐阅读最新更新时间:2024-05-13 18:35

三个角度看高通如何走在技术的最前端
站在5G乃至一个全新移动互联网世界的大门口,不仅通信,整个科技产业链都蠢蠢欲动。有人开始提议是不是需要建立一个新的游戏规则?与此同时,人们开始回望3G、4G时代曾经发生过的事情,并从中寻找经验。下面就随网络通信小编一起来了解一下相关内容吧。 高通公司,作为一个通信产业中坚力量,再次备受关注,甚至引来了诸如苹果等公司的试探和角力。面对新通信时代技术和商业模式的变与不变,如果仅仅还用创新涵盖高通的企业基因难免显得单薄。《IT时报》深入高通,与创始人对谈,也许是重新认识这家通信巨头的最佳途径。 高通联合创始人艾文·马克·雅各布 Ⅰ前瞻性的研发布局 真的知道未来会发生什么 “当人们还没学会钻木取火,高通已经开始研究如何于火谋食。”
[网络通信]
DSP片外高速海置SDRAM存储系统设计方案
  在数字图像处理、航空航天等高速信号处理应用场合,需要有高速大容量存储空间的强力支持,来满足系统对海量数据吞吐的要求。通过使用大容量同步动态RAM(SDRAM)来扩展嵌入式DSP系统存储空间的方法,选用ISSI公司的IS42S16400高速SDRAM芯片,详细论述在基于TMS320C6201(简称C6201)的数字信号处理系统中此设计方法的具体实现。   1 IS42S16400芯片简介   IS42S16400是ISSl公司推出的一种单片存储容量高达64 Mb(即8 MB)的16位字宽高速SDRAM芯片。SDRAM的主要特点是:①同步访问,读写操作需要时钟;②动态存储,芯片需要定时刷新。IS42S16400采用CMOS工艺
[嵌入式]
DSP片外高速海置SDRAM<font color='red'>存储</font>系统设计方案
恩智浦发布针对软件定义工业4.0应用的模拟前端
恩智浦发布了其模拟前端平台 (N-AFE) 系列,该系列专为软件定义而开发,具有八个通用模拟输入组件,可提供可靠的数据传输和监控工厂自动化生态系统的能力。 “软件定义工厂是工业 4.0 的下一个发展方向,而这个软件可配置的模拟前端系列将有助于实现这一里程碑。”恩智浦执行副总裁兼高级模拟业务总经理 Jens Hinrichsen 说。 N-AFE 设备嵌入了下一代诊断功能,可通过预测性维护来减少工厂停工。
[工业控制]
安森美推出DDR3存储器模块应用温度传感器
安森美半导体(ON Semiconductor)推出来自近期收购Catalyst半导体而得的温度传感器新产品线的第二款产品——CAT34TS02。这新器件结合了12位(另加标记位)数字输出温度传感器和2千比特(Kb)串行存在检测(SPD)电可擦除可编程只读存储器(EEPROM),用于高速个人电脑(PC)和笔记本电脑、显卡、服务器、电信设备和基站、环境控制系统及工业处理控制设备中的第三代双倍数据率(DDR3)应用。 CAT34TS02符合电子元件工业联合会(JEDEC)的JC42.4规范,在3.0至3.6伏(V)器件电源电压范围内,75℃至95℃和+20℃至+100℃工作温度范围时分别提供±1℃和±3℃的温度传感精度。
[模拟电子]
发挥工业互联网的赋能价值,推动制造业实现数字化转型
发挥好工业互联网的赋能价值,应重在一个“实”字。 “十四五”规划建议提出,系统布局新型基础设施,加快第五代移动通信、工业互联网、大数据中心等建设。与此同时,全国多地也在加快部署“十四五”工业互联网产业发展工作,积极抢抓工业互联网产业发展的窗口期和机遇期。 按照预计,2020年我国工业互联网产业经济增加值规模约为3.1万亿元,同比实际增长约47.9%,占GDP比重为2.9%,对GDP增长的贡献将超过11%。 被中央点名再部署再推进的工业互联网,走过了“从0到1”由概念到实践的第一阶段,如今正迎来“从1到100”推动高效应用的第二阶段。 从7月份开始,由工业和信息化部主办的第二届中国工业互联网大赛在全国举行,从五大赛题方
[嵌入式]
红外数字体温计的设计挑战及器件选型
由于具有速度、精度、效率和成本优势,红外(IR)数字温度计已经取代传统的水银体温计。耳部数字体温计利用热电堆传感器测量耳膜散发的红外热量,该热量反映了视丘下部的温度。 热电堆红外传感器由多个热电偶串联组成。每个热电偶由两种不同的金属组成,当结温不同时便产生一个电压。热电偶位于热电堆的热区和冷区。结点的冷端与温度稳定体焊接在一起,因此与环境温度隔离。结点的热端暴露在耳膜的入射辐射下。为了提供有效的散热,在热量方面,热结点与冷结点是是隔离的。通常利用电热调节器对热电偶的冷结点进行测量,以提供精确的环境温度测量。某些热电堆传感器拥有内置电热调节器,可以测量环境温度,因此允许对目标温度进行计算。 热电堆输出信号与频率
[工业控制]
红外<font color='red'>数字</font>体温计的设计挑战及器件选型
PISMO2.0标准通过审批,进一步简化系统级存储设备的测试
PISMO顾问委员会日前宣布,PISMO 2.0标准已通过审批。利用这个新规范版本,设计者可以方便地在不同厂商提供的开发平台上测试多种存储设备。目前,该标准已经能够支持同步DRAM(SDRAM)、双倍数据速率(DDR)和DDR2、NAND、Spansion MirrorBit ORNAND闪存、DiskonChip、OneNAND以及串行外设接口(SPI)存储器。该规范以前为NOR闪存、SRAM和pSRAM定义了一个接口。PISMO顾问委员会于2004年由Spansion公司和ARM创建,目前共有13家成员公司。 PISMO顾问委员会主席Fasil Bekele表示:“目前,越来越多的半导体供应商已采用PISMO接口,将其作为帮
[焦点新闻]
可编程器件实现的雷达数字脉冲宽度鉴别电路
    摘要: 针对雷达视频信号进行数字量化后仍存在大量噪音干扰的情况,分析了噪音电平的基本特点,给出了用可编程器件ispLSI1016E实现数字脉冲宽度鉴别的原理电路。利用该电路可以剔除脉冲宽度小于320ns的信号,从而降低噪音干扰。文中介绍了鉴别电路的工作原理,并给出了仿真波形的示意图。     关键词: 数字脉冲宽度 鉴别 可编程器件 噪音 ispLSI1016E 1 引言 一些设计、生产年代较早的非相参常规脉冲雷达因其数据处理能力不是很强而使得雷达的回波在经过检波后存在视频积累,而这种视频积累以前主要依靠显示器荧光屏及雷达操从员的眼、脑来识别和检测。这种人工观测存在主要缺点是掌握目标的批次有限,容易
[半导体设计/制造]
小广播
最新应用文章
换一换 更多 相关热搜器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 安防电子 医疗电子 工业控制

词云: 1 2 3 4 5 6 7 8 9 10

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved