在FPGA中植入嵌入式系统

发布者:塞上老马最新更新时间:2006-05-10 来源: 电子系统设计关键字:微处理器  FPGA 手机看文章 扫描二维码
随时随地手机看文章
就像杂技表演需要平衡一样,电子产品的开发同样需要在尽量嵌入更多智能设计和创建、实现并测试应用程序所需的时间之间寻找平衡。电子设计不断朝抽象度更高的方向发展,以确保能有效解决越来越复杂的设计问题。

在采用微处理器和数字设计的范例中,可以将一些设计从硬连接器件转移到易于移植和易于更新的软件领域,这样就可以在一个“软”环境中处理复杂问题。在整个设计过程中,“软”环境一直都很灵活且容易改变。

如今,由于可编程器件(如FPGA)容量大、性能高、成本相对较低的特性,这种平衡又在发生变化,以前硬件设计元素(如处理器及其外围器件和逻辑块)也可以转移到软领域(图1)。因此,在整个开发周期内,灵活性可能更大,更改关键设计也更加方便,比如可以更改软件与硬件实现之间的功能分区,甚至更改处理器的选择。

与大量使用分立的现有处理器开发嵌入式系统相比,目前开发基于FPGA的处理器应用程序的做法仍很少。尽管FPGA已确实广泛应用于与嵌入式系统处理器密切相关的外围逻辑中,但除了可编程设计之外,处理器及其重要外围器件仍保持着导线连接。

图1:随着用户买得起的高性能可编程器件的问世,设计工程师可将相当部分的硬件设计从硬连线平台转移到“软”环境中,从而节省设计时间、简化电路板设计并降低制造成本。

部分原因来自于成本。FPGA的体积大、性能高,尽管能提供一个处理器的应用平台,但与性能相当的分立MCU相比,它也更加昂贵。因此,采用FPGA方案所产生的额外费用限制了FPGA方案的应用范围。不过最近,赛灵思Spartan-3系列等器件消除了价格上的限制,当这些器件与合适的基于FPGA的处理器内核相结合时,成本与收益的平衡将被打破。

即使价格不再是限制FPGA作为主流嵌入式系统平台的唯一障碍,但仍存在另一个更难处理的问题,即我们需要改变对可编程逻辑器件的总体看法。我们不能仅仅把它们看成集成逻辑块的有效方法,而是需要扩大视野范围,重新评估在器件(如FPGA)可重新配置的情况下我们对整个设计过程的看法。

对“界面友好”开发模型的需求

如果在更大范围内审度与嵌入式设计相关的FPGA现象,线索也许就在于微处理器本身的历史。微处理器最初用于计算器,后来用于个人电脑。当器件价格只占一小部分产品成本时,随着技术的进步,用户界面友好的开发模型开始得到广泛应用(如高级编程语言C语言的应用)。

由于软件具有很好的灵活性和强大功能,所以它们可以创建一种新的设计模式,该模式可以自由创建和修改大部分系统功能而无需重新设计硬件。采用C语言编写嵌入式应用程序,意味着众多设计工程师可以获得其强大功能和灵活性,这促使基于处理器的嵌入式设计成为电子产品的主流设计。

FPGA可以大大增加系统中“软”器件的数量,从而具有类似于引发设计革命的潜力。正如前文所述,大型可编程器件现在的价格使之足以与离散处理器系统竞争。为推动设计工程师采用FPGA器件作为嵌入式应用平台,需要一种用户界面友好的开发方法。该方法既容易被大多数工程师理解,又能方便地将处理器、外围硬件和软件轻松集成在可编程平台中。除此之外,一种在板极设计过程中集成FPGA设计的方法,可以让用户轻松应对在新的“软”设计模型中发生的变化。

图2:嵌入式产品智能包括软件以及包含在FPGA中的软连接系统器件,PCB仅成为器件智能连接外部世界的一个平台。

但当我们把FPGA看作系统平台时,在HDL领域获得必需的系统器件(例如处理器与外围器件),并在寄存器转换级实现它们的过程十分复杂。对那些目前还不是FPGA专家的大多数工程师来说,这是一个令人生畏的过程。

但是,工程师在板级上开发同样复杂的设计系统不会遇到这些困难,因为在板级上,系统的复杂性表现在用来创建设计的现有器件上,而工程师只是简单地使用这些器件,并不需要了解其内在复杂性。

因此,挖掘FPGA作为主流嵌入式系统平台的潜能,关键就在于提供当前板级设计与基于FPGA的系统设计之间的无缝转换。

未来的设计工具与嵌入式智能

设计解决方案供应商Altium公司提供的电子产品开发系统Altium Designer,近年来引领着设计工具的发展趋势。Altium Designer为FPGA提供图形输入环境,其中包含高级FPGA器件库。这些器件包括一系列处理器内核和外围器件,它们为大量目标FPGA器件提供预综合。由于器件是现成的,所以创建系统硬件几乎成了“拖放”操作。

这个系统包含自行设计、免费的32位处理器TSK3000,该处理器可被用于大量FPGA器件及其它系列产品中。其它能支持的运行平台包括赛灵思MicroBlaze内核和内嵌于Virtex II Pro器件中的硬PowerPC处理器。

Altium Designer广泛使用免费的开放式Wishbone处理器互连总线。为便于处理器和外围器件的互连,它还提供多个可配置总线连接器件。基于Wishbone的封装内核可用于MicroBlaze和PowerPC等处理器,并且可以重新定位处理器之间的设计而无需重新设计该系统。一个通用的编译引擎和集成工具链在软件层支持这个过程。

这种方案的优势是嵌入式开发人员可以为他们的应用软件选择最合适的运行平台。他们可以采用TSK3000开始设计,如果以后需要更高性能,则可以将设计移植到PowerPC,或者移植到MicroBlaze解决方案。

Altium Designer系统最基本的优势在于,任何硬件开发商都可以利用现有技术,将系统复杂度由板级设计转移到“软”的可编程逻辑领域。这使得大量的设计工程师可从硬连接系统器件中解脱出来,并能发挥在快速变化的硬件和软件环境中进行设计所带来的优势。

设计流程朝“软件”方向的转变始于低成本微处理器的供应。由于FPGA技术的进步,这种转变正走向一个新的阶段。如今,电子产品的大部分智能主要取决于嵌入式软件。通过FPGA,嵌入式智能将跨越可编程平台中的软件和软连接器件(图2),这种可能性将刺激FPGA的广泛使用,并为未来电子产品的开发奠定基础。

关键字:微处理器  FPGA 引用地址:在FPGA中植入嵌入式系统

上一篇:复杂器件内部的实时可视性的实现方法
下一篇:ARM CPU的软件基础

推荐阅读最新更新时间:2024-05-13 18:11

解析FPGA设计流程及其布线资源
1、电路设计与输入 电路设计与输入是指通过某些规范的描述方式,将工程师电路构思输入给EDA工具。常用的设计方法有硬件描述语言(HDL)和原理图设计输入方法等。原理图设计输入法在早期应用得比较广泛,它根据设计要求,选用器件、绘制原理图、完成输入过程。这种方法的有点是直观、便于理解、元器件库资源丰富。但是在大型设计中,这种方法的可维护性较差,不利于模块构造与重用。更主要的缺点就是当所选用芯片升级换代后,所有的原理图都要做相应的改动。目前进行大型工程设计时,最常用的设计方法是HDL设计输入法,其中影响最为广泛的HDL语言是VHDL和Verilog HDL。他们的共同特点是利用由顶向下设计,利于模块的划分与复用,可移植性好,通用
[嵌入式]
基于STM32+FPGA的全彩LED显示屏系统的设计
LED显示屏是利用LED点阵模块或像素单元组成的一种现代平面显示屏幕,具有发光效率高、使用寿命长、视角范围大、色彩丰富以及对室内外环境适应能力强等优点。目前的LED显示屏控制系统多采用ARM处理器来完成整个系统的功能,这种控制系统在数据处理速度上存在很大的局限,影响显示效果的连续性。基于此,在分析了STM32微处理器总线结构特点的基础上,提出了STM32+FPGA的控制系统方案,该方案充分了利用STM32微处理器的灵活的储器控制技术和可编程逻辑器件的灵活性,提高了系统数据处理的速度,而且简化了电路结构,方便调试。 1、系统总体方案设计 系统结构框图如图1所示。 图1 系统结构框图 系统采用新一代的32bitRISC处理
[单片机]
基于STM32+<font color='red'>FPGA</font>的全彩LED显示屏系统的设计
采用FPGA实现四阶IIR数字滤波电路设计
  采用FPGA实现四阶IIR数字滤波器,通过两个二阶节级联构成数字椭圆低通滤波器。通带内波纹小于0.1dB,阻带衰减大于32dB。常用的数字滤波器有FIR数字滤波器和IIR数字滤波器。FIR数字滤波器具有精确的线性相位特性, 在信号处理方面应用极为广泛,而且可以采用事先设计调试好的FIR数字滤波器IP Core来完成设计。另外,对于相同的设计指标,FIR滤波器所要求的阶数比IIR滤波器高5~10倍,成本较高,而且信号的延迟也较大。IIR滤波器所要求的阶数不仅比FIR滤波器低,而且可以利用模拟滤波器的设计成果,设计工作量相对较小,采用FPGA实现的IIR滤波器同样具有多种优越性。   数字滤波器实际上是一个采用有限精度算法实现
[嵌入式]
采用<font color='red'>FPGA</font>实现四阶IIR数字滤波电路设计
基于MIPS架构的RISC微处理器RM7000A
摘要:概要介绍基于MIPS指令集的RM7000A微处理器的大容量片内缓存、超标量流水线、指令双发射、大量寄存器组等主要特性,并对其两种应用方案进行探讨。 关键词:RM7000A 微处理器 MIPS架构 引 言 在众多类型的RISC CPU体系中,MIPS(Microprocessor without Interlocked Pipeline Stages)是相当成功的一种。自从1983年John Hennessy在斯坦福大学成功地完成了第一个采用RISC理念的MIPS微处理器以来,基于MIPS构架的CPU在网络、通信、多媒体娱乐等领域得到了广泛应用。Cisco的路由器,IBM的网络彩色打印机,HP的4000、5000、8
[应用]
苏州国芯选择S2C的FPGA原型工具开发参考设计
2010年11月10日,S2C Inc.,领先的快速SoC原型解决方案供应商宣布苏州国芯,领先的32位RISC CPU IP供应商,已选择S2C的FPGA原型工具开发和推出其CPU参考设计。C*Core CPU参考设计采用S2C的第四代S4 TAI Logic Module,S4支持Altera最大的Stratix-4 FPGA元件。设计团队能轻易地将众多IP模块和C*Core CPU集成到多达三千万ASIC门的设计。 苏州国芯科技的32位精简指令集处理器系列提供行业领先的低功耗高性能嵌入式处理器。超过40家知名客户已获得许可将C*Core IP用于各种嵌入式应用产品,应用C*Core 32位处理器的SoC出货量超过六千
[嵌入式]
装入CPLD/FPGA的步进电机运动控制器与驱动器
本设计实例进一步拓展了以前将步进电机驱动器集成到CPLD中的设计(参考文献1)。本实例不仅集成了驱动器,而且还集成了一个简单的单轴步进电机运动控制器。根据CPLD大小,可以将多个运动控制器设计到单一设备中。例如,单轴运动控制器采用68%或63%的可用宏单元设计到Xilinx XC95108中。运动控制器以确定的速度与时间曲线顺时针或逆时针旋转步进电机指定的步数。运动开始时,控制器对电机加速,直到其达到巡航速度,然后减速直到停止(图1)。 控制器可将电机速度调节到16 个值,V=VMAX×speed/16, 其中速度值为0到16的整数。在加速阶段,速度从1到16升高,在巡航阶段,速度保持在16,最后,在减速阶段,速度下降到1
[嵌入式]
FPGA之DDS信号发生器
本文主要涉及以下几个问题 1:频率控制字如何得到 2:DDS的框图 3:用MATLAB得到正弦波的数字量化 4:设计代码 5:仿真代码 6:仿真图 首先将正弦波信号离散化,离散成多少位的根据自己的设计精度要求来定,但最高位一定是符号位,负数用补码来表示;然后用rom或者ram来存储离散后的数据;再由频率控制字的累加来给出地址用于读出ROM或者ram中的数据。 1:相位累加器的位宽设为n,fc/(2^n)称作频率分辨率,这是能分辨出的最小频率,提高相位累加器位宽可以调高频率分辨率。目标频率f=M*fc/2^n ,fc是采样频率,M是频率控制字,由此可以得到频率控制字。 2:DDS框图其中输入到ra
[测试测量]
<font color='red'>FPGA</font>之DDS信号发生器
FPGA多样化平台延伸应用空间
不同于其他半导体产品,FPGA(现场可编程门阵列)产业近几年增长速度一直都快于半导体行业的增长速度。Gartner Dataquest预测,2010年FPGA和其他可编程逻辑器件(PLD)市场将增长到67亿美元。随着半导体工艺技术的提高,FPGA开始显现出成本低、灵活性及升级容易的优势,应用领域不断扩张,FPGA也呈现多样化来满足变化多端的需求。从FPGA主力厂商的举措看出,65nm器件及提供高性能与低成本的多样化应用平台成为这一时期的关键词。 65nm工艺提升FPGA竞争力 在当今的FPGA领域里,Altera和Xilinx(赛灵思)是当之无愧的双雄,他们不断推出各种创新性的解决方案,充分发挥FPGA灵活性的特点,开拓传统A
[焦点新闻]
小广播
最新应用文章

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 安防电子 医疗电子 工业控制

词云: 1 2 3 4 5 6 7 8 9 10

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved