DDS在正交调制技术中的应用

    摘要：直接数字式频率合成技术（DDS）是一种先进的全数字频率合成技术，它具有多种数字式调制能力（如相位调制、频率调制、幅度调制以及I/Q正交调制等），在通信、导航、雷达、电子战等领域获得了广泛的应用。介绍DDS在卫星通信调制技术中的应用。

    关键词：直接数字式频率合成 调制器 正交调制

从理论上讲，所有的已调信号都可以分解为同相和正交两路，因此，用正交调制法可以实现几乎所有的调制方式。目前，正交调制技术已广泛应用于雷达、导航、仪器仪表、电子战等领域。同样在卫星通信调制技术中，I/Q正交调制也发挥着非常重要的作用。卫星正交调制器原理框图如图1所示，它主要由数字信号处理（DSP）电路、数据转换器（D/A）、低通滤波器（LPF）、频率综合器、90°移相器、混频器、功率合成器、中频放大、滤波电路等组成。

图1中的频率综合器一般采用琐相环（PLL）技术，而PLL属于模拟技术，即图1中的I、Q两路正交调制信号是由模拟的PLL、90°移相器产生。由于模拟器件的一致性和稳定性都不够理想，因此很难保证两路正交通路之间幅度的一致性及相位的正交性，这就大大影响了系统的性能。而DDS提供的正交载波能够保持精确的相位和幅度一致性，所以将它应用在卫星调制技术中无疑是一种很好的选择。

1 一种DDS卫星调制电路

DDS技术出现于二十世纪70年代，它是一种全数字频率合成技术。它将先进的数字信号处理理论与方法引入信号合成领域，实现了合成信号的频率转换速度与频率准确度之间的统一。它以连续的相位变换方式、极快的频率转换速度、极高的频率分辨率、极低的相位噪声、易于用微机等多种方法控制、体积小、集成度高等多种优点在理论、技术及应用上得到了飞速的发展。由于DDS特殊的原理和结构，使其具有以数字方式实现多种模拟调制和数字调制的能力（如相位调制、频率调制、幅度调制以及I/Q正交调制等）。尤其是采用DDS技术可以得到一对相位严格正交、幅度严格相等的载波，这就为采用正交法产生调制信号提供了非常有利的条件。因此DDS在卫星正交调制技术中具有非常重要的意义。

一种70MHz DDS卫星调制电路如图2所示。它主要由DDS、混频器、功率合成器、70MHz带通滤波器（通带为52～88MHz）及放大与电平控制电路等组成。

由DDS产生的I、Q两路正交信号分别与DSP电路产生的两路基带信号进行混频，然后由合成器完成功率求和，通过70MHz带通滤波器将信道中的杂、谐波滤除，最后经中频放大与电平控制电路输出52～88MHz已调信号。其中DDS的主要技术指标包括：输出频率范围52～88MHz；频率分辨率2.5kHz；杂波抑制小于-55dB；谐波抑制小于-35dB；相位噪声小于-110dB/Hz/1kHz；工作温度范围-10～50℃。

2 DDS电路的设计

AD9854是美国Analog Device公司于1999年推出的CMOS型DDS单片集成电路，时钟频率高达300MHz（按照输出信号最高频率为时钟频率的40%计算，AD9854最高工作频率为120MHz）；其频率控制字为48位，频率分辨率可达微赫兹；AD9854具有正交两路信号输出功能，可同时产生I、Q两路正交信号，这也是选择它作为本电路设计主芯片的重要原因。另外，AD9854内部还含有12位D/A正交双输出通道，省去了对D/A电路的选型与设计，降低了成本，缩小了电路体积。

    2.1 AD9854的特点及功能

AD9854超高的工作频率，方便灵活的外部接口方式，多种信号输出形式使其具有较高的性能价格比。AD9854主要由时钟乘法器、频率累加器、相位累加器、正弦转换表、逆sinc滤波器、数字幅度调制乘法器、编程寄存器、频率和相位控制字乘法器与调制控制逻辑、D/A转换、I/O口缓冲器、比较器等组成，其主要特点包括：

·高达300MHz的内部时钟频率（内含倍频次数为4～20以内整数的可编程时钟倍频器，使得外部可只提供一低频参考时钟）；

·内含12位D/A正交双通道输出；

·双48位可编程频率寄存器（一路频率控制字，一路步进频率控制字，频率分辨率可达微赫兹）；

·双14位可编程相位寄存器；

·双12位可编程幅度控制寄存器和键控可编程幅度渐变开关功能。

此外，AD9854的超高速内置比较器可产生高稳定度的方波输出。它还具有多种省电模式、单端或双端差分时钟输入、自动双向频率扫描（锯齿波）输出等特点。AD9854能够产生多种形式的输出信号，其工作模式有：单频模式（Single Tone）、频移键控模式（FSK）、频率渐变FSK模式（Ramped FSK）、二位相移键控模式（BPSK）、线性调频模式（FM Chirp）。

2.2 DDS电路实现方案

以AD9854为核心芯片产生I、Q正交信号电路原理框图如图3所示。它主要由高速数字处理器TMS320C31、AD9854、时钟产生电路、带通滤波器、放大器、倍频器、开关电路、匹配隔离电路等组成。

根据对AD9854的杂散指标分析，它达不到输出频带内的宽带杂散指标要求，所以选择AD9854杂散抑制比较好的频段（实际输出频率的一半），然后再进行倍频。由于宽带输出信号的谐波抑制也很难做得好，所以先对AD9854输出的I/Q两路信号进行分路，然后再分别倍频以提高谐波抑制度，同时进一步降低杂散。以Q通道为例，其中一路输出信号频率为26～35MHz，经放大、2倍频、滤波后输出52～70MHz信号；另一路输出35～44MHz信号，经放大、2倍频、滤波后输出70～88MHz信号，最终产生所要求的52～88MHz的Q路信号。I通道的原理与Q通道相同。通道间的信号切换开关采用MINI公司的YSWA，其切换时间为3ns，隔离度80dB。DDS控制电路采用TI公司的TMS320C31，它是目前DSP芯片中性能价格比较高的一种。

    由于DDS输出信号的最高频率一般为参考时钟频率的40$，而且DDS输出信号频率越接近上限性能指标越差，因此为了提高电路性能，应选择较高的DDS时钟频率。本调制电路时钟采用VECTRON公司的60MHz、+5V高性能电源晶振，然后由差分线接收器将晶振输出信号转换成符合AD9854要求的差分信号（为了降低共模干扰，AD9854采用双端差分时钟输入）。60MHz外部时钟经AD9854内部可编程时钟倍频器5倍频后，DDS最终时钟频率为300MHz。放大、2倍频电路选用噪声系娄（NF<1.1dB，FT=7GHz）优良的低相噪硅双极晶体管2SC3358完成。最终由AD9854产生的52～88Mhz I、Q两路正交信号经带通滤波平滑、滤波后分路输出。

本DDS电路采用四层电路板设计，其中PCB板上的走线要尽量安排在元件面和底面，中间两层少走线，而且走线要尽可能短。这除了便于检查和调试外，还可减小干扰。为了使电路具有较好的电磁兼容性，数字电源与模拟电源分开供电，数字地与模拟地分开设计。为了减小电路间通过电源产生的串扰，做好直流电源的滤波工作，其中参考时钟频率源晶振电路的电源采用单独供电方式，以防止数字电路中的干扰信号。为了减小电路的体积和重量，元器件大多选用小型的、表面贴装产品。