ISP1362 USB OTG控制芯片及其应用

摘要：ISP1362是飞利浦公司推出的OTG解决方案系列中产品，它在单芯片上集成了一个OTG控制器、一个高级主控制器(PSHC)和一个基于飞利浦ISP1181的外设控制器。ISP1362的OTG控制器完全兼容USB2.0及On－The－Go Supplement 1.0协议，主机和设备控制器兼容USB2.0协议，并支持12Mbit/s的全速传输和1.5Mbit/s的低速传输。文中介绍了ISP1362的结构特点、引脚功能及应用。 关键词：ISP1362；OTG；USB主机控制器；MCF5249 １ 引言 ＵＳＢ已在ＰＣ及笔记本电脑中得到了广泛的应用，它们起到了集线器的作用，用以连接数码相机、打印机等各种外设，但目前大部分设备还不能实现彼此之间的直接通信。 新的ＵＳＢ Ｏｎ－ｔｈｅ－Ｇｏ标准正是针对这一情况而推出的，它将最终结束用电脑作为各种电子设备连接纽带的时代，借助ＵＳＢ Ｏｎ－ｔｈｅ－Ｇｏ，外设既可作为主机，也可作为从机，彼此之间能够互相通信，并可根据实际情况协商确定哪个设备作为主机。 图1 ２ ＩＳＰ１３６２的结构特点 飞利浦ＩＳＰ１３６２由ＯＴＧ控制器、主机控制器、外设控制器、ＵＳＢ收发器、ＯＴＧ收发器和缓存器等组成，通过内部集成的总线接口可与ＣＰＵ相连，ＩＳＰ１３６２的内部结构如图１所示。 ＯＴＧ控制器模块用于提供ＯＴＧ要求的所有控制、监控及交换功能。它还支持ＯＴＧ Ｓｕｐｐｌｅｍｅｎｔ １．０标准规定的所有功能。 若以ＯＴＧ模式进行配置，ＩＳＰ１３６２既可用作主机，也可用作外设，并支持主机与外设之间角色转换的主机通信协议ＨＮＰ（Ｈｏｓｔ Ｎｅｇｏｔｉａｔｉｏｎ Ｐｒｏｔｏｃｏｌ）和两种模式下的对话请求协议ＳＲＰ（Ｓｅｓｓｉｏｎ Ｒｅｑｕｅｓｔ Ｐｒｏｔｏ-ｃｏｌ）。ＩＳＰ１３６２作为主机使用时，能够关闭ＶＢＵＳ以响应ＳＲＰ，而作为外设使用时，能够启动ＳＲＰ以唤醒主机。一套ＯＴＧ寄存器提供的控制及状态监控功能可以用来支持ＨＮＰ及ＳＲＰ软件。 ＩＳＰ１３６２支持内置电源供电及外部电源供电两种模式。对于较低功耗的应用设计，可用内部集成的电荷泵激励器。而如果应用系统的功耗较高，则要用外部电源供电。 作为外设控制器时，ＩＳＰ１３６２支持两个控制端点，还能以全速及低速将多达１４个端点编程为任何四种传输类型。 除了通用的ＵＳＢ收发器，ＩＳＰ１３６２还集成了计时器及全ＯＴＧ功能所需要的模拟元件。一个１２ＭＨｚ～４８ＭＨｚ的锁相环ＰＬＬ使得采用低成本的１２ＭＨｚ晶振成为可能，同时由于采用了低频率运作模式，也降低了ＥＭＩ。 ＩＳＰ１３６２还内置了一个用于非ＯＴＧ配置（仅限于主机及外设）的过流保护电路。当ＩＳＰ１３６２用作主机时，一个片内的３．３Ｖ到５Ｖ电荷激励器可调整支持大量外设所要求的输出电流。此外，ＩＳＰ１３６２还提供两个ＵＳＢ端口。端口１可进行软件配置，并可用作下行、上行或ＯＴＧ端口。作为ＯＴＧ端口，端口１可在主机或外设模式下工作，并可通过ＨＮＰ或布线变化来动态转换角色。端口２只用作下行传输。 ３ ＩＳＰ１３６２的引脚功能 图２是ＬＱＦＰ封装的ＩＳＰ１３６２ＢＤ的引脚排列，其主要引脚功能如下： Ｄ０～Ｄ１５：连接到ＩＳＰ１３６２内部寄存器和缓冲存储器的１６比特数据总线。 ＲＤ(引脚２０）：读信号线。低电平时表示ＨＣ／ＤＣ驱动器需要读相应的缓冲存储器和寄存器。 ＣＳ（引脚２１）：片选信号，低电平有效。用于控制ＨＣ／ＤＣ驱动器访问对应的缓冲存储器和寄存器。 ＷＲ（引脚２２）：写信号线。低电平时表示ＨＣ／ＤＣ驱动器需要写数据到相应的缓冲存储器和寄存器。 ＴＥＳＴ０（引脚２３）：输入输出测试。 ＤＲＥＱ１（引脚２４）：ＤＭＡ请求输出。当它有效时，通知ＤＭＡ控制器ＨＣ正在请求数据传送。 ＤＲＥＱ２（引脚２５）：ＤＭＡ请求输出。当它有效时，通知ＤＭＡ控制器ＤＣ正在请求数据传送。 ＤＡＣＫ１（引脚２８）：ＤＭＡ确认输入。表明来自ＨＣ的ＤＭＡ传输请求已经被ＤＭＡ控制器确认。 ＤＡＣＫ２（引脚２９）：ＤＭＡ确认输入。表明来自ＤＣ的ＤＭＡ传输请求已经被ＤＭＡ控制器确认。 ＩＮＴ１和ＩＮＴ２（引脚３０，３１）：连接到外部微处理器的ＩＲＱ引脚，使ＩＳＰ１３６２执行中断服务程序（ＩＳＲＳ）。 ＲＥＳＥＴ（引脚３２）：复位输入。 图3 Ｈ ＳＵＳＰＥＮＤ（引脚３３）：该引脚为高电平时，主机控制器处于“挂起”状态，为低电平时，唤醒主机控制器。 Ｄ ＳＵＳＰＥＮＤ（引脚３４）：该引脚电平为高时，设备控制器处于“挂起”状态，电平为低时，唤醒设备控制器。 Ｈ－ＰＳＷ１（引脚３５）：和外部ＰＭＯＳ开关相连。当引脚电平为低时，打开ＰＭＯＳ开关以为ＶＢＵＳ提供下行端口；引脚电平为高时，关闭ＰＭＯＳ开关。 ＣＬＫＯＵＴ（引脚３８）：可编程时钟输出。默认时钟频率为１２ＭＨｚ，变化范围为３ＭＨｚ～４８ＭＨｚ。 Ａ０（引脚６１）：用于决定控制器处于命令状态还是数据状态； Ａ１（引脚６２）：用于决定控制器工作于主机还是设备控制模式：０ 表示处于主机控制（ＨＣ）模式；１表示处于设备控制（ＤＣ）模式。 ４　应用举例 下面以ＩＳＰ１３６２开发的ＵＳＢ主机为例详细说明ＩＳＰ１３６２的应用。该设计所采用硬件平台是ＭＯ-ＴＯＲＯＬＡ ＭＣＦ５２４９Ｃ３实验开发板，以它作为母板，为ＵＳＢ主机开发提供ＲＳ２３２、ＢＤＭ接口，并提供８Ｍ的ＳＤＲＡＭ及２Ｍ的ｆｌａｓｈ ＲＯＭ的编程调试资源。该设计采用的软件平台是Ｍｅｔｒｏｗｅｒｋｓ ＣｏｄｅＷａｒｒｉｏｒ，通过对ＭＣＦ５２４９编程实现对ＩＳＰ１３６２的控制，从而完成ＵＳＢ主机功能。 ４．１ 硬件连接原理图 图３所示为ＩＳＰ１３６２控制芯片与ＭＣＦ５２４９的硬件连接电路原理图。 ４．２ ＵＳＢ主机软件流程 整个ＵＳＢ主机软件流程如图４所示，软件部分主要包括ＵＳＢ主机和ＵＳＢ外设功能模块。它们既可相互独立，又可相互调用，共同完成ＵＳＢ主机的功能。 ４．３ ＭＣＦ５２４９和ＩＳＰ１３６２底层通信的实现 这是整个ＵＳＢ体系软件的根基，包括了ＭＣＦ５２４９对ＩＳＰ１３６２的读、写、设定地址等操作，主要通过ＭＣＦ５２４９访问ＩＳＰ１３６２的控制寄存器来完成。 ＩＳＰ１３６２的寄存器结构是命令—数据寄存器对结构，一个完整的寄存器访问周期需要在一个命令阶段后紧跟一个数据阶段。命令阶段用来告知ＩＳＰ１３６２将在数据阶段访问它的寄存器。在微处理器的１６位数据总线上，命令阶段占低字节，高位填零。下面是读３２位寄存器的程序代码： ｕｎｓｉｇｎｅｄ ｌｏｎｇ ｒｅａｄ_ｒｅｇ３２(ｕｎｓｉｇｎｅｄ ｃｈａｒ ｒｅｇ_ｎｏ) { ｕｎｓｉｇｎｅｄ ｉｎｔ ｒｅｓｕｌｔ_ｌ,ｒｅｓｕｌｔ_ｈ; ｕｎｓｉｇｎｅｄ ｌｏｎｇ ｒｅｓｕｌｔ; ｏｕｔｐｏｒｔ(ｈｃ_ｃｏｍ, ｒｅｇ_ｎｏ); ／／命令阶段 ｒｅｓｕｌｔ_ｌ＝ｉｎｐｏｒｔ(ｈｃ_ｄａｔａ); ／／数据阶段 ｒｅｓｕｌｔ_ｈ＝ｉｎｐｏｒｔ(ｈｃ_ｄａｔａ); ／／数据阶段 ｒｅｓｕｌｔ ＝ ｒｅｓｕｌｔ_ｈ; ｒｅｓｕｌｔ ＝ ｒｅｓｕｌｔ＜＜１６; ｒｅｓｕｌｔ ＝ ｒｅｓｕｌｔ＋ｒｅｓｕｌｔ_ｌ; ｒｅｔｕｒｎ(ｒｅｓｕｌｔ); } ４．４ 主机功能实现 整个程序通过中断调度来完成主机功能。ＵＳＢ总线在工作的时候，系统仍然按照特定的时序和协议规范运行。如系统通过数据线上的电平变化检测到ＵＳＢ设备的接入与移出，接着主机和外设就按照事先约定的顺序执行一系列的信息交换, 即：主机重启外设→主机给外设供电→外设通过缺省的地址０与主机通讯→主机给外设分配地址→主机请求外设的一系列功能和设备描述符。因此, 在Ｃ 语言中, 通过顺序的编程和中断的调度,就可以完成主机系统的标准的ＵＳＢ活动。 ５　结束语 借助ＩＳＰ１３６２，开发商可制造兼容ＯＴＧ的双功能产品，实现点到点通信，其中的ＩＳＰ１３６２不仅可作为主机或传统外设使用，还可根据需要动态转换主机／外设角色。ＩＳＰ１３６２的低功耗特性使其成为小型手持设备如个人数字助理（ＰＤＡ）、数码相机、ＭＰ３播放器及移动电话等的理想选择，能满足此类产品对电池使用寿命、产品尺寸的严格要求。