为微处理器核心供电

随着处理器核心电压与ASIC 核心电压轮番持续下降，只有彻底理解了需求和可选方案，才能选出能提供这些所需低电压的最佳设计。一般来说，在可能的情况下，我们大多数人都更愿意用线性稳压器，而不是开关稳压器。因为线性稳压器，或 LDO（low dropout，低压降）稳压器，一般实现起来比较简单，成本低，体积小。但是，线性稳压器从 VIN 到 VOUT 电压降产生的功率损失会降低电源效率，并且发热高，所以，线性稳压器经常被排除在可选范围之外。而且，当 VOUT伴随着微处理器核心电压进一步下降，线性稳压器可能会更难于符合要求。然而，立即抛弃 LDO 稳压器也不明智的，毕竟它还有许多优点。 　　在对线性稳压器作了评估后，我们还需要遍历所有的开关稳压器可选方案。是应该采用同步方式还是异步方式；用电流模式还是电压模式；脉冲宽度、脉冲频率还是磁滞开关？还需要其它特性吗？如果可选的线性稳压器和开关稳压器实在太多，要找到一个最适合自己产品的方案，就应该把应用需求列出一个详细清单，然后同各种可供选择的方案进行比较。应该记住：选择正确设计的过程包括三个步骤，第一步就是建立有关需求、约束以及所期望特性的完整清单，从而全面理解自己的需要并使其文档化。 　　这个清单开始于一些基本要素：如输入电压、输出电压以及负载电流。然后尽可能多地添加其它信息。清单中包含的需求、约束和期望特性越多，就更容易缩小可选方案的范围。这一清单可以提示出什么是重要的，并帮助理解及证明自己的最终决定。清单的其它项可能包括：成本、尺寸、电压降（压差VIN-VOUT 的最低值）、最小/最大输入电压、最小/最大可接受负载电压、容错/精度、负载瞬态电流、线路调整率、静态电流、电池类型及寿命、开/关脚、封装/布局/定位的限制、顺序、软起动、环境温度、期望和禁止的开关频率、对部件来源/类型的限制等等。除此以外，是否还有其它因素会影响到最终决策呢？ 　　经过对需求与约束的充分考察并使之文档化后，第二个步骤是研究选择线性稳压器的可行性。这一步很有必要，这样可以在研究线性稳压器优劣的同时，快速地缩小可选范围。最重要的一些计算都很简单，通过这些计算可以确定功率损耗、效率以及需要的散热方式：首先，用 IOUT 与 压差VIN-VOUT的乘积计算出功率损耗，然后与 IC 内部电路的功耗相加：PLOSS=[(VIN-VOUT)%26;#215;IOUT]+PIC，其中，PIC=VIN%26;#215;IGND（IGND 亦为 ISUPPLY 或 IQ）。 　　确认采用了最大的 VIN 和最小的 VOUT 来计算最差情况的数值。电源通常指定了最大 VIN，而最小 VOUT 的准确值可以通过数据表得到。接下来计算给负载提供的功率，方法是用输出电压乘以负载电流：POUT=VOUT%26;#215;IOUT。最后，计算效率：用加到负载上的输出功率除以系统总功率：效率 = POUT/(POUT+PLOSS)。于是就得到了一些关键数据，可以用来筛选线性稳压器。 图1，线性稳压器压差VIN-VOUT(VDIFF)范围内，功率损失与IOUT关系。 　　功率损耗有两个后果：发热和低效率。使用线性稳压器的关键在于是否可以发散和耐受产生的热量，以及避免由此所致电池寿命的缩减。另一个关键问题是，是否能通过提高 LDO 稳压器的性能来维持它的候选资格。图1 显示了在某个VIN-VOUT 差(VDIFF)范围内，功率损耗与IOUT的关系。图 2 显示了几种常见封装的功率耗散能力。如图 2 所示，业界标准封装技术可以在不加散热片情况下提供超过 2W 的功耗。可将此数值与上面计算的 PLOSS 相比较。图 3 按图 2 所示顺序和相对大小列出了各种封装形式。 图2，在无散热片情况下，工业标准封装技术可以提供高于 2.0W 的功率耗散。 图3，按图2 顺序列出的封装以及相对尺寸。 　　已知负载电流和压差VIN-VOUT确定功率损耗，那么如何提高 LDO 稳压器的性能，使之适应标准封装的限制？尽管负载决定了输出电流和电压，但仍可以减小输入电压和 VDIFF。如果能降低这个电压差，就可以减小功耗和封装的约束，也就可以有更多可供选择的 LDO 稳压器方案。 图4，FET 正在代替双极晶极管用于传输晶体管，因为 FET 的低导通电阻可以提供比双极晶体管固定饱和电压更低的压降。 　　新型 LDO 稳压器满足了这一要求，它具有比以往产品更低的电压降(VDIFF)，以及降低最小输入电压和输出电压等级的方法。需要用场效应管(FET)代替双极晶体管来担当传输晶体管角色，因为 FET 的导通电阻电压降低于双极晶体管的固定饱和电压（图 4）。但很遗憾，大多数的 LDO 稳压器仍然要求最低输入电压要高于控制电路的工作电压。市场上也出现了一些改进后的 LDO 稳压器：它们有一个 VIN 和一个 VBIAS 输入，即将主电流通路与 IC 的偏置通路分隔开。换句话说，该器件的控制电路运行在较高的标准电压下(5V)，有极小的电流(3mA)，而通向输出端的大电流通路则来自一个独立的低电压输入(VIN)。这种设置降低了压差VIN-VOUT以及功率损耗。美国国家半导体的 LP3883 就是使用 VBIAS 端的一个电路实例，它在 3A 输出电流时压降为 210 mV。可以从一个 1.5V 电源（另一个核心电压）为 1.2V 负载(3.6W)提供 3A 电流，而功率损失仅为 900 mW。再加上控制电路消耗的 3mA 电流（控制电路电压为 5V），总的功率损耗只有 915 mW，因此可以采用很多封装形式。使用这些新型 LDO 稳压器，最佳策略就成了找到并利用电路板上的最低电压。标准封装的线性稳压器一般都比开关稳压器更便宜、更小，使用也更方便。 　　可以用以下公式确定应用的功耗对散热方式的要求：θJA=(TJ-TA)/PLOSS，其中θJA 为封装的热阻；TJ为 IC 的最大结温（一般为 125%26;#176;C），TA 为紧贴 IC的环境温度（系统的内部环境）。在本例中，TA为 30℃（大致的室内温度），TJ 为 125℃。计算出方案所需θJA后，将其与LDO 数据表中的封装进行比较，选定一种封装形式。数据表中封装的θJA必须等于或小于计算出的θJA值，否则结温可能会超出设定的最大值。 　　现在，我们已经计算了某个线性稳压方案的功率损失，并且确定了用于散热的封装形式。下面要考虑一下功耗和效率对电池寿命的影响。电池寿命一般用毫安小时（mAh）来表示。可以粗略地认为一节 100 mAh 的电池可以提供 10 个小时的 10 mA 电流，或提供一个小时的 100 mA 电流。（当然许多因素可以影响或降低这一数值。） 　　如果 IC 核心需要 100 mA 电流，则无论输入电压或输出电压如何，线性稳压器都必须通过它的传输晶体管供给 100 mA电流。但是，开关稳压器可以通过控制传输晶体管的导通时间（占空比）来减少对输入端平均输入电流的需求。在大多数情况下，开关稳压器效率都高于 LDO，因为它的输入电流是可以减小的，所以对那些需要高效率并对热量敏感的应用来说，开关稳压器方案更具吸引力。 　　关于线性稳压器有一个最后要注意的问题：如果核心电压是 1.2V，应确定它是否能承受更高的电压。市面上大多数的线性稳压器都使用标准的带隙基准源，它的最低输出电压极限是大约 1.25V。如果核心可以承受稍高的电压，可以选择的器件范围就宽多了，通常成本会更低。 　　现在，已经清楚了线性稳压方案的参数，如效率、功耗、压降以及封装。第三步查看一下开关稳压器。前面提到过的新型 LDO 稳压器电压降已经大幅减小，某些情况下已接近了开关稳压器的效率，拓宽了它们的应用范围。然而，开关稳压器总体上效率仍然更高，也有许多种类可供选择。 图5，计算出的效率曲线，1.2V 输出电压，50 mA 至 5A 电流范围，分别对应于一个同步开关稳压器、一个异步开关稳压器和一个线性稳压器时。 　　先来比较一下开关稳压器的与线性稳压器的效率。图 5 显示了计算出的效率曲线，它们分别是一个同步开关稳压器、一个异步开关稳压器和一个线性稳压器，条件均为 1.2V 输出电压，输出电流范围为 50 mA 至 5A。当输入电压从 3.3V 降至 2.5V 和 1.5V 时，异步开关稳压器和线性稳压器的效率均有较大提高。对线性稳压器，效率大致为 VOUT/VIN，所以当输入电压降为 1.5V 时，效率大约提高 35% 至 80%，接近开关稳压器的效率。异步开关稳压器的效率增加约 10%，因为当输入电压下降时，占空比增加，传输晶体管导通的时间多于二极管，这就需要更高的固定电压降（本例为 0.5V）。应记住这些效率只是理论值。在实际应用中，由于开关稳压器有传输晶体管和电感的压降，从 1.5V 可能得不到 1.2V 电压，此时 LDO 稳压器就更具吸引力了。 　　现在，注意一下低输出电压条件下开关稳压器的效率，以及两种主要开关稳压器（同步和异步）之间的比较评定。开关稳压器效率较高是因为它们降低了对电源电流的需求。对线性稳压器，传输晶体管总是导通的，多余的能量(VDIFF%26;#215;IOUT)都以热能形式散发出去。但是，开关稳压器可以把这个多余的能量储存在输出端的电感和电容中。负载可以从这里汲取能量，直至下一个开关周期刷新它们。由于开关稳压器是储存能量而不是浪费掉它们，因此降低了平均输入电流，提高了效率。 图6，异步稳压器使用一个三极管和一个二极管完成能量传送周期。同步稳压器则使用两个三极管。 　　异步稳压器使用一个三极管和一个二极管来完成能量传输过程（图 6）。在周期的第一部分，三极管将能量从源头送给负载和 LC 滤波器。当三极管截止时，正向偏置的二极管使 LC 中储存的能量流向负载，完成周期的剩余部分。由于二极管导通需要较高的正偏电压，所以最好是尽量使传输晶体管导通时间加长，以提高效率。但不幸的是，低输出电压经常会产生短的占空周期。 　　同步稳压器用另一个三极管替代了异步稳压器中的二极管。这支三极管的电压降低于二极管，于是效率高于异步开关稳压器。但轻载时则是一个例外，因为此时低导通电阻对系统效率提升作用不大，但仍要开关同步 FET 管。图 5 显示了这一效应。当 IOUT 接近 0A 时，同步 FET 的开关损耗明显降低了效率。 　　一般而言，在需要低占空因数、大输出电流或低输出电压的情况下（如为处理器核心供电的情况），同步稳压器的效率仍然高于异步稳压器。 　　许多开关稳压器有在轻载时提高同步稳压效率的功能。有些可以跳过脉冲或降低开关频率，使开关动作不那么频繁。另一种方法是关掉同步 FET 驱动，使用一个异步二极管与同步 FET 并联组成通路。这种方法在轻载工作时取异步运行效率，而在正常工作状态用同步运行效率。当然，每增加一个特性都会增加复杂性、成本或电路体积。因此，必须将这些可选方案与需求和约束进行比较来作出决定。 　　哪个是设计中最重要的因素？效率、成本还是体积？糟糕的是，对开关稳压器来说，这三大因素的计算要比线性稳压器复杂得多。比较好的着手解决的方法是采用一般的效率曲线图（如图 5 所示）来确定哪种方案最适合对效率的要求。搞清楚成本和体积的限制是很关键的。高的开关频率使得电路可以采用更小的电感和电容，从而能够降低整体体积和方案成本。但开关频率的升高可能会降低设计的总体效率。 　　由于可选方案众多，因此应该从多个线性和开关稳压电源供应商那里获得帮助。有了需求清单，就可以对一系列可行方案进行快速鉴别，还可以对没有公开发表的新器件进行研究。一旦可选范围缩小后，就可以计算各方案的效率、成本和体积，并且再次利用供应商的支持与工具，比较各种可能方案的特性。还应记住，尽管新型开关稳压器可能包括亚带隙基准源，但大多数仍然继续沿用标准的带隙基准源，因此多数开关稳压器的最小输出电压仍被限制为 1.25V。 　　这里要特别提一下开关电容变换器。开关电容变换器可以提供比线性稳压器更高的效率，无需使用电感。但是，它们的电流限制约为 300 mA。开关电容设计在电池供电的应用中很有吸引力，此时电感尺寸和 EMI 问题都是重要的限制因素。但是，采用新型开关技术与电感技术的开关稳压器已经在许多应用中获得了相当的关注，而这些应用以前都是用开关电容变换器。 　　为低电压微处理器核心供电有多种可选方案。在三个步骤的选择过程中，第一步是建立一个需求与约束的完整清单；第二步是考虑新型 LDO 稳压器和标准的封装技术，分析是否可能采用线性稳压器方案；第三步是仔细审查开关稳压器，以及对同步、异步和线性方案的效率作出比较评定。有了需求表和收集到的信息，再寻求供应商的帮助来缩小可选范围，并计算各个方案的效率、成本和体积。